УСТРОЙСТВО УПРАВЛЕНИЯ ФАЗОЙ КОЛЕБАНИЙ Российский патент 2006 года по МПК H03H11/16 

Предлагаемое устройство для управления фазой колебаний (управляемый фазовращатель) относится к радиотехнике и может быть использовано для управления фазой в фазозадающих устройствах.

Известен фазовращатель (A.C. 1149387, Н 03 Н 11/20, БИ 13 от 07.04.85 г.), содержащий операционный усилитель, между неинвертирующим входом которого и общей шиной включен переменный резистор, конденсатор, один из входов которого является входом фазовращателя, а другой вывод соединен с неинвертирующим входом операционного усилителя, между неинвертирующим входом и выходом которого включен первый и второй резистор, подключенный одним выводом к инвертирующему входу операционного усилителя, а также между входом фазовращателя и общей шиной включен резисторный делитель напряжения, отвод которого соединен с другим выводом второго резистора.

В данном устройстве синусоидальный сигнал на выходе сдвинут относительно входного на угол, пропорциональный величине сопротивления переменного резистора.

Недостатком данного устройства является низкая точность задания регулируемой фазы.

В качестве прототипа выбран управляемый фазовращатель (А.С. №1195419, Н 03 Н 11/20, БИ 44 от 30.11.85), содержащий усилитель-ограничитель, вход которого является входом управляемого фазовращателя, а выход подключен к входу инвертора, и два канала обработки сигнала, каждый из которых выполнен в виде последовательно соединенных интегратора, компаратора и дифференцирующей цепи, вторые входы компараторов подключены к источнику управляющего напряжения, а выходы дифференцирующих цепей первого и второго каналов обработки сигнала подключены соответственно к R и S входам RS-триггера, выход которого подключен к входу фильтра первой гармоники, выход которого является выходом устройства, между выходом усилителя - ограничителя и управляющим входом интегратора первого канала обработки сигнала, а также между выходом инвертора и управляющим входом интегратора второго канала обработки сигнала введены соответственно первый и второй блоки сброса интеграторов, входы которых подключены к источнику постоянного опорного напряжения.

Синусоидальный сигнал на выходе устройства сдвинут относительно входного на угол, пропорциональный управляющему напряжению, которое с источника управляющего напряжения поступает на компараторы.

Недостатком данного управляемого фазовращателя является его ограниченные возможности, связанные в первую очередь с тем, что регулируемая фаза зависит от значения частоты входного сигнала.

Задачей, на решение которой направлено заявляемое изобретение, является разработка устройства управления фазой колебаний (управляемый фазовращатель), принцип построения которого исключает зависимость регулируемой фазы от значения частоты входного сигнала.

Сущность изобретения сводится к следующему. Как известно

Таким образом, изменяя величину амплитуд синусоидального и косинусоидального сигналов путем их усиления в А и В раз в усилителях, можно обеспечить управление фазой регулируемого сигнала. При этом для формирования косинусоидального сигнала из входного синусоидального можно использовать операции дифференцирования и интегрирования.

Непосредственно выражение 1 может быть реализовано следующим образом.

Входной сигнал u_вх=asinωt, где a - амплитуда входного сигнала, одновременно поступает на входы дифференциатора и интегратора, на входах которых соответственно получаем

Перемножив данные напряжения при условии R_∂С_∂=R_uC_u=RC, получаем

Знак "-" в данном выражении может быть учтен выбором фазы этого напряжения, либо путем подачи сигнала на инвертор. Извлекая корень квадратный на устройстве извлечения корня из данного напряжения, получаем a cos ωt.

Если данное напряжение после соответствующего в В раз усиления в усилителе с регулируемым коэффициентом усиления просуммировать с входным синусоидальным сигналом, усиленным в А раз в аналогичном усилителе и задержанным на элементе задержки τ на время, необходимое для их одновременного суммирования, то на выходе сумматора получим значение напряжения

После деления полученной величины на на выходе делителя получим

Значение может быть получено в постоянном запоминающем устройстве, куда внесены с блока задания фазы значения коэффициентов А и В, где А и В соответственно задаваемые величины коэффициентов усиления.

Данные математические операции могут быть выполнены как на аналоговых элементах, так и в вычислителе на базе микропроцессора, алгоритм функционирования которого реализует рассмотренную на фиг.1 структуру. Входное синусоидальное напряжение при этом может быть введено в вычислитель с помощью аналого-цифрового преобразователя.

Отличительным признаком предложенного технического решения является использование математических методов регулировки фазы колебаний, обладающих высокой точностью выполняемых операций и инвариантностью к изменению частоты входного сигнала.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественные всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявляемого объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанных технических результатов. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Решение поставленной задачи достигается тем, что в устройство для управления фазой колебаний (управляемый фазовращатель), содержащее интегратор, дифференциатор, в блок задания фазы дополнительно введены два управляемых усилителя, устройство умножения, инвертор, устройство деления, устройство извлечения корня, элемент задержки сигнала, сумматор, постоянное запоминающее устройство, выход которого соединен с первым входом делителя, выход которого является выходом устройства, а второй вход делителя соединен с выходом сумматора, первый вход которого соединен через элемент задержки сигнала и первый управляемый усилитель с входом устройства, к данному входу также подключены вход дифференциатора и вход интегратора, выход дифференциатора подключен к первому входу умножителя, а выход интегратора через инвертор подключен ко второму входу умножителя, выход последнего через устройство извлечения корня соединен с входом второго управляемого усилителя, выход которого соединен со вторым входом сумматора, управляющие входы усилителей подключены к соответствующим выходам блока задания фазы и к адресным входам постоянного запоминающего устройства.

Структурная схема предлагаемого устройства приведена на чертеже.

Устройство управления фазой содержит блок задания фазы 1, два управляемых усилителя 2, 3, дифференциатор 4, интегратор 5, инвертор 6, умножитель 7, элемент задержки 8, устройство извлечения корня 9, сумматор 10, делитель 11, программируемое запоминающее устройство (ПЗУ) 12.

Вход устройства соединен с выходом первого управляемого усилителя 2, входом дифференциатора 4 и интегратора 5. Выход дифференциатора 4 соединен с первым входом умножителя 7. Выход интегратора 5 через инвертор 6 соединен со вторым входом умножителя 7, выход которого через устройство извлечения корня 9 соединен с входом управляемого усилителя 3, выход которого соединен с первым входом сумматора 10. Ко второму входу сумматора 10 через элемент задержки 8 подключен выход управляемого усилителя 2. Выход сумматора 10 соединен с первым входом делителя 11, второй вход которого соединен с выходом ПЗУ 12. Управляющие входы усилителей 2, 3 подключены к соответствующим выходам блока задания фазы 1 и адресным входам ПЗУ 12.

Предлагаемое устройство работает следующим образом. Сигнал a sinωt, фаза которого регулируется предлагаемым устройством подается на его вход и далее одновременно на входы управляемого усилителя 2, дифференциатора 4 и интегратора 5, где после дифференцирования на дифференциаторе 4 поступает на первый вход множителя 7 и интегрирования на интеграторе 5 через инвертор 6 поступает на второй вход умножителя 7. После перемножения в умножителе 7 сигнал поступает на вход устройства извлечения корня 9 и далее на вход управляемого усилителя 3. Коэффициенты усиления управляемых усилителей 2, 3 задаются с выхода блока задания фазы 1 в виде соответствующих кодов, которые пропорциональны величинам А и В. Сигнал с управляемого усилителя 3 поступает на первый вход сумматора 10, а сигнал с управляемого усилителя 2, задержанный элементом задержки 8 на время, необходимое для их одновременной подачи не поступает на второй вход сумматора 10, где происходит операция их суммирования. Сигнал с выхода сумматора 10 поступает на вход делителя 11, на второй вход которого поступает из ПЗУ 12 сигнал, пропорциональный величине .

Таким образом, на выходе делителя 11, который является выходом предлагаемого устройства, формируется в соответствии с приведенными выражениями сигнал

Благодаря использованию в предлагаемом устройстве математических методов регулировки фазы сигнала, проявляется достаточная широкая его универсальность по частоте.

Изобретение относится к радиотехнике и может быть использовано для управления фазой в фазозадающих устройствах. Достигаемый технический результат - исключение зависимости регулируемой фазы от значения частоты входного сигнала. Устройство для управления фазой колебаний содержит два управляемых усилителя, интегратор, дифференциатор, блок задания фазы, умножитель, делитель, устройство извлечения корня, элемент задержки сигнала, инвертор, сумматор, постоянное запоминающее устройство. 1 ил.

Устройство для управления фазой колебаний, содержащее интегратор, дифференциатор, блок задания фазы, отличающееся тем, что в устройство дополнительно введены два управляемых усилителя, умножитель, делитель, устройство извлечения корня, элемент задержки сигнала, инвертор, сумматор, постоянное запоминающее устройство, выход которого соединен с первым входом делителя, выход которого является выходом устройства, второй вход делителя соединен с выходом сумматора, первый вход которого соединен через элемент задержки сигнала и первый управляемый усилитель с входом устройства управления фазой колебаний, к данному входу подключены также входы дифференциатора и интегратора, выход дифференциатора подключен к первому входу умножителя, выход интегратора через инвертор подключен ко второму входу умножителя, выход которого через устройство извлечения корня соединен с входом второго управляемого усилителя, выход которого соединен со вторым входом сумматора, управляющие входы управляемых усилителей подключены к соответствующим выходам блока задания фазы и адресным входам постоянного запоминающего устройства.