УСТРОЙСТВО ПОИСКА ШИРОКОПОЛОСНЫХ СИГНАЛОВ Российский патент 2006 года по МПК H04B1/10 

Предлагаемое устройство относится к области радиотехники и может найти применение при построении систем радиосвязи, радионавигации, управления, использующих широкополосные сигналы.

Известны устройства поиска широкополосных сигналов (см. а.с. №1003372 Н 04 L 7/02, 1981 г.; №809619 Н 04 L 7/02, 1979 г.), которым присущ общий недостаток, заключающийся в низкой помехоустойчивости поиска широкополосных сигналов (ШПС) по задержке, а именно в большой вероятности синхронизации устройств поиска на структурные помехи.

Наиболее близким по технической сущности к предлагаемому является устройство, описанное в патенте №2223606 Н 04 В 1/10, Н 04 L 7/02, принятое за прототип.

На фиг.1 изображена блок-схема устройства-прототипа, где приведены следующие обозначения:

1 - линейная часть;

2 - согласованный фильтр;

3 - предварительный фильтр;

4 - линия задержки;

5₁-5_n - первый,..., n-й аттенюаторы;

6₁-6_n - первый,..., n-й фазовращатели;

7 и 13 - первый и второй сумматоры;

8 и 15 - первый и второй детекторы;

9 и 16 - первый и второй блоки сравнения с порогом;

10₁-10_n/2 - первый,..., n/2-й инверторы;

11 - блок управления переключением каналов;

12 - элемент "И";

14 - элемент "НЕ";

17 - генератор тактовых импульсов.

Устройство-прототип содержит последовательно соединенные линейную часть 1, первый, сигнальный вход которой является входом устройства, и согласованный фильтр 2; последовательно соединенные генератор тактовых импульсов 17 и блок управления переключением каналов 11, выход которого соединен со вторым, управляющим входом линейной части 1. При этом согласованный фильтр 2 содержит последовательно соединенные предварительный фильтр 3, вход которого является также и входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 5₂-5_n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 6₂-6_n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 5₁ и первый фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9 и элементу "И" 12, выход которого является выходом устройства, соединенным с первым, управляющим входом блока управления переключением каналов 11. Кроме того, выходы с первого по n/2-й фазовращателей 6₁-6_n/2 через соответствующие с первого по n/2-й инверторы 10₁-10_n/2 соединены с первой группой n/2 входов второго сумматора 13 соответственно, а выходы с (n/2+1)-го по n-й фазовращателей 6_2/2+1-6_n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого через последовательно соединенные второй детектор 15, второй блок сравнения с порогом 16 и элемент "НЕ" 14 соединен со вторым входом элемента "И" 12.

Устройство-прототип работает следующим образом.

На первый, сигнальный вход блока 1, являющийся входом устройства, поступает широкополосный сигнал, структурная помеха или их смесь. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 поступает на вход блока 4. С входа блока 4 и с его n-1 выходов сигнал через соответствующие последовательно соединенные блоки 5₁-5_n и блоки 6₁-6_n поступает на соответствующие n входы блока 7. Параметры блока 4, блоков 5₁-5_n и блоков 6₁-6_n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение автокорреляционной функции (АКФ) полезного сигнала, а на выходе блока 8 будет значение огибающей АКФ полезного сигнала. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая "1".

Одновременно с выходов n/2 фазовращателей 6_n/2+1-6_n сигналы поступают на вторую группу n/2 входов блока 13 соответственно, а с выходов n/2 фазовращателей 6₁-6_n/2 через соответствующие инверторы 10₁-10_n/2 на соответствующую первую группу n/2 входов блока 13 поступают сигналы с противоположной фазой. Это приводит к тому, что в момент времени, когда на выходе блока 7 все n элементов сигнала сложатся синфазно, на выходе блока 13 n/2 элементов сигнала сложатся синфазно, а остальные n/2 элементов сигнала сложатся с противоположной фазой, то есть значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет близко к нулю. Соответственно, не будет превышен порог в блоке 16 и с выхода блока 14 на второй вход блока 12 поступит логическая "1". Следовательно, с выхода блока 12 выйдет логическая "1" и поступит на первый, управляющий вход блока 11, что приведет к фиксации данного канала, так как формирование логической единицы на выходе блока 12 означает, что сигнал найден и поиск закончен.

Если на первый, сигнальный вход блока 1 поступит смесь полезного сигнала и мощной структурной помехи, то, как и в случае только с полезным сигналом, превышение порога суммой огибающих функций автокорреляции сигнала (АКФ) и функции взаимной автокорреляции сигнала и помехи (ВКФ) в блоке 9 приведет к поступлению на первый вход блока 12 логической единицы. Вероятность того, что в этот же момент значение ВКФ не превысит порог в блоке 16, достаточно мала. То есть на второй вход элемента "И" 12 поступит логический "0" и на входе блока 11 будет логический "0", означающий, что сигнал не найден, переключение каналов будет продолжено, поиск полезного сигнала не закончен.

Если на первый, сигнальный вход блока 1 поступит мощная структурная помеха, то вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16 достаточно велика. Это значит, что на первый вход блока 12 поступит логический "0", а на второй вход блока 12 поступит логическая "1". С выхода блока 12 на первый, управляющий вход блока 11 поступит логический "0" и поиск сигнала будет продолжен на других каналах.

Однако и этому устройству присущ существенный недостаток - низкая помехоустойчивость при воздействии импульсных помех. Известно (см. Пестряков В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.395, 424), что при появлении импульсной помехи любой интенсивности общая средняя мощность помехи на выходе линейной части остается практически неизменной. Однако импульсная помеха вносит изменения в сигнал, как бы исключая из него те элементы, которые совпали с помехой по времени. Энергия сигнала уменьшается и закон его формирования изменяется. Следовательно, фильтр, действующий после линейной части и согласованный с сигналом, приходящим в точку приема, перестает быть согласованным и оптимальным для сигнала, действующего на выходе линейной части. Поэтому ухудшение отношения сигнал/помеха будет происходить по двум причинам: из-за уменьшения энергии сигнала и нарушения согласованности фильтра с сигналом. Объясним это подробнее.

Так как в полезном сигнале произошли изменения в элементах, которые подавлены импульсной помехой, то произошло нарушение согласованности фильтра с полезным сигналом. Величина пика огибающей функции автокорреляции будет меньше и возможен пропуск сигнала. А для функции взаимной корреляции ситуация неоднозначна - пики ее огибающей могут как возрасти, так и уменьшиться. Во втором случае есть вероятность того, что порог в блоке 16 не будет превышен, следовательно, на второй вход элемента "И" 12 поступит логическая "1" и при поступлении на первый вход элемента "И" 12 логической единицы она подается на первый, управляющий вход блока 11, что приведет к фиксации данного канала и будет ложная синхронизация на структурную помеху.

Для устранения указанного недостатка в устройство поиска широкополосных сигналов, содержащее последовательно соединенные генератор тактовых импульсов и блок управления переключением каналов, последовательно соединенные линейную часть и согласованный фильтр, содержащий последовательно соединенные предварительный фильтр, вход которого является входом согласованного фильтра, и линию задержки, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов, выходы которых соединены соответственно с входами со второго по n-й фазовращателей, выходы которых соединены со второго по n-й входами первого сумматора соответственно, кроме этого, вход линии задержки через последовательно соединенные первый аттенюатор и первый фазовращатель соединен с первым входом первого сумматора, выход которого, являющийся также и выходом согласованного фильтра, подключен к последовательно соединенным первому детектору, первому блоку сравнения с порогом и элементу "И", выход устройства соединен с первым, управляющим входом блока управления переключением каналов, выход которого соединен со вторым, управляющим входом линейной части; кроме того, выходы с первого по n/2-й фазовращателей через соответствующие с первого по n/2-й инверторы соединены с первой группой n/2 входов второго сумматора соответственно, а выходы с (n/2+1)-го по n-й фазовращателей соединены соответственно со второй группой n/2 входов второго сумматора, выход которого через последовательно соединенные второй детектор, второй блок сравнения с порогом и элемент "НЕ" соединен со вторым входом элемента "И", СОГЛАСНО ИЗОБРЕТЕНИЮ введены амплитудный ограничитель и последовательно соединенные третий блок сравнения с порогом, D-триггер, таймер и логический блок, при этом выход амплитудного ограничителя соединен с первым, сигнальным входом линейной части, а вход амплитудного ограничителя, соединенный с входом третьего блока сравнения с порогом, является входом устройства, выход третьего блока сравнения с порогом соединен со вторым входом логического блока, первый вход которого соединен с выходом элемента "И", а выход логического блока соединен с выходом устройства; кроме того, выход генератора тактовых импульсов соединен со вторым, синхронизирующим входом таймера.

На фиг.2 изображена блок-схема предлагаемого устройства, где приведены следующие обозначения:

1 - линейная часть;

2 - согласованный фильтр;

3 - предварительный фильтр;

4 - линия задержки;

5₁-5_n - первый,..., n-й аттенюаторы;

6₁-6_n - первый,..., n-й фазовращатели;

7, 13, - первый и второй сумматоры;

8, 15 - первый и второй детекторы;

9, 16 и 19 - первый, второй и третий блоки сравнения с порогом;

10₁-10_n/2 - первый,..., n/2-й инверторы;

11 - блок управления переключением каналов;

12 - элемент "И";

14 - элемент "НЕ";

17 - генератор тактовых импульсов;

18 - амплитудный ограничитель;

20 - D-триггер;

21 - таймер;

22 - логический блок.

Предлагаемое устройство, содержит последовательно соединенные амплитудный ограничитель 18, линейную часть 1 и согласованный фильтр 2, содержащий последовательно соединенные предварительный фильтр 3, вход которого является входом согласованного фильтра 2, и линию задержки 4, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов 5₂-5_n, выходы которых соединены соответственно с входами со второго по n-й фазовращателей 6₂-6_n, выходы которых соединены со второго по n-й входами первого сумматора 7 соответственно, а вход линии задержки 4 через последовательно соединенные первый аттенюатор 5₁ и первый фазовращатель 6₁ соединен с первым входом первого сумматора 7, выход которого является также и выходом согласованного фильтра 2, подключенным к последовательно соединенным первому детектору 8, первому блоку сравнения с порогом 9, элементу "И" 12 и логическому блоку 22, выход которого является выходом устройства, соединенным с первым управляющим входом блока управления переключением каналов 11, выход которого соединен со вторым управляющим входом линейной части 1. Кроме того, выходы с первого по n/2-й фазовращателей 6₁-6_n/2 соединены соответственно с входами с первого по n/2-й инверторов 10₁-10_n/2; выходы которых соединены с первой группой n/2 входов второго сумматора 13 соответственно, выходы с (n/2+1)-го по n-й фазовращателей 6_n/2+1-6_n соединены соответственно со второй группой n/2 входов второго сумматора 13, выход которого подключен к последовательно соединенным второму детектору 15, второму блоку сравнения с порогом 16 и элементу "НЕ" 14, выход которого соединен со вторым входом элемента "И" 12. Входом устройства является вход амплитудного ограничителя 18, соединенный с входом третьего блока сравнения с порогом 19, выход которого соединен с синхронизирующим входом D-триггера 20, выход которого соединен с первым входом таймера 21, выход которого соединен с третьим входом логического блока 22, второй вход которого соединен с выходом блока сравнения с порогом 19. Выход генератора тактовых импульсов 17 соединен со вторыми, синхронизирующими входами блока управления переключением каналов 11 и таймера 21.

Предлагаемое устройство работает следующим образом.

Рассмотрим случай, когда на вход устройства поступает только полезный входной сигнал (структурная и импульсные помехи отсутствуют). Этот входной сигнал подается одновременно на входы блоков 18 и 19. В блоке 19 напряжение входного сигнала сравнивается с пороговым значением, и так как уровень полезного сигнала в отсутствии импульсных помех не превышает порог, то на выходе блока 19 формируется логический "0", который поступает на второй вход блока 22 и синхронизирующий вход блока 20. На выходе блока 20 будет логический "0", который, поступив на первый вход блока 21, не произведет его запуска, и на выходе блока 21 будет логический "0", который поступит на третий вход блока 22 и откроет его. В результате чего блок 22 будет открыт и информационный сигнал с выхода блока 12 будет проходить на выход устройства. В то же время входной полезный сигнал без изменения проходит через блок 18 и поступает на первый, сигнальный вход блока 1. С выхода блока 1 сигнал поступает на вход блока 2, где через блок 3 подается на вход блока 4. С входа и с (n-1) выходов блока 4 сигналы через соответствующие последовательно соединенные блоки 5₁-5_n и блоки 6₁-6_n поступают на соответствующие n входы блока 7. При этом параметры блоков 4, 5₁-5_n и 6₁-6_n выбираются таким образом, что на выходе блока 7 элементы сигнала складываются в фазе и дают значение АКФ полезного сигнала, которая подается на вход блока 8, с выхода которого значение огибающей АКФ полезного сигнала подается на вход блока 9, где происходит сравнение с пороговым значением. Превышение порога в блоке 9 приводит к тому, что на первый вход блока 12 поступит логическая "1". Одновременно с выходов блоков 6_n/2+1-6_n сигналы поступают соответственно на вторую группу n/2 входов блока 13, а с выходов блоков 6₁-6_n/2 через соответствующие блоки 10₁-10_n/2 на первую группу n/2 входов блока 13 соответствующие сигналы поступают с противоположной фазой. Это приводит к тому, что значение АКФ сигнала на выходе блока 13 будет близко к нулю. Значит, значение огибающей АКФ на выходе блока 15 будет также близко к нулю. Соответственно, не будет превышен порог в блоке 16 и с выхода блока 14 на второй вход блока 12 поступит логическая "1". Следовательно, с выхода блока 12 выйдет логическая "1" и, пройдя без изменения через открытый логический блок 22, поступит на выход устройства, а также на первый, управляющий вход блока 11, что приведет к фиксации данного канала, так как выход логической единицы с выхода блока 22 означает, что сигнал найден и поиск закончен. Синхронизация блоков 11 и 21 происходит тактовыми импульсами, формируемыми блоком 17.

Если на вход устройства поступит смесь полезного сигнала и структурной помехи, то, как и в случае только с полезным сигналом, на выходе блока 19 будет сформирован логический "0", и работа блоков 20, 21 и 22 будет такой же, как и в предыдущем случае. В то же время превышение порога суммой огибающих функций автокорреляции сигнала и функции взаимной корреляции помехи в блоке 9 приведет к поступлению на первый вход блока 12 логической единицы. Вероятность того, что в этот же момент значение функции взаимной корреляции не превысит порог в блоке 16, достаточно мала. То есть с выхода блока 14 на второй вход блока 12 поступит логический "0". Следовательно, на выходе блока 12 будет логический "0", и он, пройдя без изменения через открытый логический блок 22, поступит на первый, управляющий вход блока 11. Логический "0" означает, что сигнал не найден, переключение каналов может быть продолжено, поиск полезного сигнала будет продолжен.

Если на вход устройства поступит структурная помеха, то на выходе блока 19 будет также сформирован логический "0", и работа блоков 20, 21 и 22 будет такой же, как и в первом случае. В то же время вероятность того, что в момент отсчета будет превышен порог как в блоке 9, так и в блоке 16, достаточно велика. Это значит, что на первый вход блока 12 поступит логический "0", а на второй вход блока 12 поступит логическая "1". Следовательно, на выходе блока 12 будет логический "0", и он, пройдя без изменения через открытый логический блок 22, поступит на первый, управляющий вход блока 11 и поиск сигнала будет продолжен на других каналах.

Основные преимущества нашей схемы проявляются при действии мощных импульсных помех.

Если на входе устройства присутствует мощная импульсная помеха, то на выходе блока 18 на время действия помехи будет отклик, определяемый уровнем ограничения, и сигнал, практически равный нулю. Мощность импульсной помехи на выходе блока 18 при слабом сигнале примерно равна мощности флуктуационной помехи в моменты времени, когда импульсная помеха отсутствует (см. Пестряков В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.424.1). Импульсная помеха исказит те биты, на которые она попала, и поэтому увеличит вероятность синхронизации устройства на структурные помехи в присутствии импульсной помехи. Это происходит из-за того, что при расчете АКФ и ВКФ за время 2Т (где Т - длительность ШПС) на выходе блока 12 с большой вероятностью может появиться ложный сигнал уровня логической "1". Но в то же время порог в блоке 19 будет превышен и на второй вход блока 22 поступит логическая "1", в результате чего блок 22 закроется и отключит выход. Следовательно, сигнал уровня логической "1" с выхода блока 12 не пройдет на выход устройства, на выходе устройства будет логический "0", который поступит на первый, управляющий вход блока 11, и поиск сигнала будет продолжен на других каналах. Но так как импульсная помеха, ослабленная блоком 18 во много раз, уже прошла в тракт, то она вызовет ошибку в расчете корреляционной функции на время 2Т, поэтому ставится блок 21, которой подключит выход через блок 22 только по прошествии времени 2Т, а чтобы отсчет начался не сразу, а только по срезу импульсной помехи, то для этого установлен блок 20. В момент времени, когда импульсная помеха исчезает на входе устройства, на выходе блока 19 будет переход логической "1" в логический "0", который поступит на синхронизирующий вход блока 20. При этом на информационный вход блока 20 постоянно подается логическая "1", которая поступит на выход блока 20 по срезу импульса с выхода блока 19. Срез импульса с выхода блока 19 соответствует моменту окончания действия импульсной помехи на входе устройства. Сигнал логической "1" с выхода блока 20 поступит на первый вход блока 21 и запустит его на отсчет времени 2Т. Все это время 2Т на выходе блока 21 будет держаться логическая "1", которая, поступив на третий вход блока 22, отключит выход блока 12 от выхода устройства, и на выходе устройства будет сигнал логического "0", то есть на время действия импульсной помехи и до окончания времени 2Т будет считаться, что полезный сигнал на входе устройства отсутствует. Таким образом, канал на время действия мощного импульса помехи практически "запирается", и устройство работает только с неискаженными импульсной помехой битами.

Функциональная схема таймера 21 приведена на фиг.3, где введены следующие обозначения:

211 - ключ;

212 - счетчик фиксированных чисел;

213 - формирователь;

214 - элемент "ИСКЛЮЧАЮЩЕЕ ИЛИ";

215 - элемент "НЕ".

Таймер 21 содержит элемент "НЕ" 215, вход которого является первым входом таймера 21, и последовательно соединенные ключ 211, счетчик фиксированных чисел 212, формирователь 213 и элемент "ИСКЛЮЧАЮЩЕЕ ИЛИ" 214, выход которого является выходом таймера 21. При этом выход элемента "НЕ" 215 соединен со вторыми входами элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 214 и ключа 211, вход которого является вторым, синхронизирующим входом таймера 21.

Таймер 21 работает следующим образом.

В случае, когда с блока 20 на первый вход блока 21 поступает сигнал логической "1", то он, пройдя через блок 215, проинвертируется, и на вторые входы блоков 214 и 211 поступит сигнал логического "0". При этом блок 211 откроется, и тактовые импульсы с выхода блока 17 будут поступать на вход блока 212, который рассчитан на время 2Т. По истечении этого времени на выходе блока 213 сформируется сигнал логической "1", который поступает на первый вход блока 214. Таким образом, при наличии импульсной помехи на входе устройства на выходе блока 214 будет сигнал логического "0", после момента окончания импульсной помехи на входе устройства - на выходе блока 214 (выходе блока 21) будет сигнал логической "1", а после момента истечения времени 2Т - на выходе блока 214 будет сигнал логического "0".

Функциональная схема логического блока 22 приведена на фиг.4, где введены следующие обозначения:

221, 222 и 223 - первый, второй и третий ключи;

224 - блок задержки.

Логический блок 22 содержит блок задержки 224 и последовательно соединенные первый 221, второй 222 и третий 223 ключи. При этом вход блока задержки 224, соединенный со вторым входом второго ключа 222, является вторым входом логического блока 22, первым входом которого является первый вход первого ключа 221, а третьим входом - второй вход третьего ключа 223, выход которого является выходом логического блока 22.

Логический блок 22 работает следующим образом.

Логический блок 22 управляется с помощью двух сигналов, один из которых поступает с выхода таймера 21, а другой - с выхода третьего блока сравнения с порогом 19. По своей сути блок 22 - это сложный ключ. Второй ключ 222 отключает выход устройства на время действия импульсной помехи, третий ключ 223 отключает выход устройства на время действия таймера, первый ключ 221 отключает выход устройства на время между переключением второго 222 и третьего 223 ключей. Блок задержки 224 действует на время длительности импульсной помехи.

Реализация амплитудного ограничителя 18 не вызывает сомнений. Это жесткий ограничитель на диоде, схема которого описана, например, в книге Пестрякова В.Б. "Шумоподобные сигналы в системах передачи информации", Москва, "Сов. радио", 1973 г., стр.424.

D-триггер 20 может быть реализован по схеме, представленной на рис.6.7б стр.147 кн. Р.Токхейма "Основы цифровой электроники", пер. с английского под ред. Е.К.Масловского, Москва, "Мир", 1988 г.

Остальные блоки имеют широкое применение. Описание структуры и принципов построения подобных блок-схем можно найти, например, в кн. М. Мэндла "200 избранных схем электроники", пер. с английского под ред. Ицхоки Я.С., Москва, "Мир", 1980 г.

Таким образом, по сравнению с прототипом, в заявляемом устройстве достигается обеспечение снижения вероятности ложной синхронизации на мощную импульсную помеху, а следовательно, повышение помехоустойчивости при воздействии импульсных помех.

Изобретение относится к радиотехнике и может найти применение при построении систем радиосвязи, использующих широкополосные сигналы. Технический результат заключается в повышении помехоустойчивости при воздействии импульсных помех. Для этого в устройство поиска широкополосных сигналов, содержащее линейную часть, генератор тактовых импульсов, блок управления переключением каналов, два детектора, два блока сравнения с порогом, элемент «НЕ», элемент «И», n/2 инверторов, второй сумматор и согласованный фильтр, содержащий предварительный фильтр, линию задержки, n аттенюаторов, n фазовращателей и первый сумматор, введены амплитудный ограничитель, блок сравнения с порогом, D-триггер, таймер и логический блок. Результат достигается тем, что исключаются элементы сообщения, пораженные импульсной помехой, и, во время действия помехи, запрещается фиксирование радиоканала в течение времени 2Т. 4 ил.

Устройство поиска широкополосных сигналов, содержащее последовательно соединенные генератор тактовых импульсов и блок управления переключением каналов, последовательно соединенные линейную часть и согласованный фильтр, содержащий последовательно соединенные предварительный фильтр, вход которого является входом согласованного фильтра и линию задержки, (n-1) выходов которой (где n - четное число) соединены соответственно с входами со второго по n-й аттенюаторов, выходы которых соединены соответственно с входами со второго по n-й фазовращателей, выходы которых соединены со второго по n-й входами первого сумматора соответственно, кроме этого, вход линии задержки через последовательно соединенные первый аттенюатор и первый фазовращатель соединен с первым входом первого сумматора, выход которого, являющийся также и выходом согласованного фильтра, подключен к последовательно соединенным первому детектору, первому блоку сравнения с порогом и элементу «И», выход устройства соединен с первым управляющим входом блока управления переключением каналов, выход которого соединен со вторым управляющим входом линейной части; кроме того, выходы с первого по n/2-й фазовращателей через соответствующие с первого по n/2-й инверторы соединены с первой группой n/2 входов второго сумматора соответственно, а выходы с ((n/2)+1)-го по n-й фазовращателей соединены соответственно со второй группой n/2 входов второго сумматора, выход которого через последовательно соединенные второй детектор, второй блок сравнения с порогом и элемент «НЕ» соединен со вторым входом элемента «И», отличающийся тем, что введены амплитудный ограничитель и последовательно соединенные третий блок сравнения с порогом, D-триггер, таймер и логический блок, при этом выход амплитудного ограничителя соединен с первым, сигнальным входом линейной части, а вход амплитудного ограничителя, соединенный с входом третьего блока сравнения с порогом, является входом устройства, выход третьего блока сравнения с порогом соединен со вторым входом логического блока, первый вход которого соединен с выходом элемента «И», а выход логического блока соединен с выходом устройства; кроме того, выход генератора тактовых импульсов соединен со вторым, синхронизирующим входом таймера.