КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С РАСШИРЕННЫМ ДИАПАЗОНОМ АКТИВНОЙ РАБОТЫ Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы так называемых «перегнутых» каскодных дифференциальных усилителей (ДУ) на n-p-n и p-n-p транзисторах [1-35], которые стали основой более чем 20 серийных операционных усилителей, выпускаемых как зарубежными (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.), так и российскими (154УД3 и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ на их модификации выдано более 200 патентов для ведущих производителей микроэлектронных изделий. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является каскодный дифференциальный усилитель (КДУ), описанный в патенте фирмы Motorola US №5327100, содержащий входной дифференциальный каскад 1, в общую эмиттерную цепь 2 которого включен источник опорного тока 3, выполненный на вспомогательном транзисторе 4, первый 5 и второй 6 выходные транзисторы, базы которых соединены и подключены к источнику напряжения смещения 7, причем эмиттер первого выходного транзистора 5 связан с первым выходом 8 входного дифференциального каскада 1 и через первый токостабилизирующий двухполюсник 9 соединен с шиной 10 первого источника питания, эмиттер второго 6 выходного транзистора связан со вторым 11 выходом входного дифференциального каскада 1 и через второй токостабилизирующий двухполюсник 12 связан с шиной 10 первого источника питания, коллектор первого выходного транзистора 5 соединен с базой третьего выходного транзистора 13, эмиттер которого подключен к шине второго источника питания 14 и эмиттеру вспомогательного транзистора 4, а коллектор соединен с коллектором второго выходного транзистора 6 и выходом дифференциального усилителя 15.

Существенный недостаток известного КДУ (фиг.1) состоит в том, что он не обеспечивает изменение выходного тока в широком диапазоне входных сигналов. У всех известных КДУ выходной ток i_н ограничивается на некотором уровне I_н.max при входном сигнале, превышающем |u_вх|>50 мВ. Это не позволяет получить высокое быстродействие (в режиме большого сигнала) операционных усилителей и стабилизаторов напряжения, выполненных на его основе. Численные значения максимального выходного тока I_н.max в известных КДУ зависят от величины токов двухполюсников 9 и 12, что характерно для работы усилителей в режиме класса «А». Это фундаментальное ограничение КДУ является его существенным недостатком, который не устраняется в рамках типовых схемотехнических решений.

Основная цель предлагаемого изобретения состоит в расширении диапазона активной работы КДУ. При этом для одной из полярностей u_вх максимальный выходной ток КДУ I_н.max может в десятки раз превышать суммарный статический ток транзисторов схемы I₀, что характерно для усилителей класса АВ, где I₀ - ток, потребляемый КДУ от источника питания при u_вх=0.

Поставленная цель достигается тем, что в каскодном дифференциальном усилителе, фиг.1, содержащем входной дифференциальный каскад 1, в общую эмиттерную цепь 2 которого включен источник опорного тока 3, выполненный на вспомогательном транзисторе 4, первый 5 и второй 6 выходные транзисторы, базы которых соединены и подключены к источнику напряжения смещения 7, причем эмиттер первого выходного транзистора 5 связан с первым выходом 8 входного дифференциального каскада 1 и через первый токостабилизирующий двухполюсник 9 соединен с шиной 10 первого источника питания, эмиттер второго 6 выходного транзистора связан со вторым 11 выходом входного дифференциального каскада 1 и через второй токостабилизирующий двухполюсник 12 связан с шиной 10 первого источника питания, коллектор первого выходного транзистора 5 соединен с базой третьего выходного транзистора 13, эмиттер которого подключен к шине второго источника питания 14 и эмиттеру вспомогательного транзистора 4, а коллектор соединен с коллектором второго выходного транзистора 6 и выходом дифференциального усилителя 15, предусмотрены новые связи - база вспомогательного транзистора 4 соединена с коллектором первого выходного транзистора 5 и базой третьего выходного транзистора 13.

Схема усилителя-прототипа представлена на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения. На чертеже фиг.3 представлена схема КДУ, фиг.2, в среде компьютерного моделирования PSpice, на чертеже фиг.4, фиг.5 - результаты моделирования КДУ фиг.3 - зависимости выходного тока от входного напряжения I_н=f(u_вх), полученные в разных масштабах. На чертеже фиг.6 показана схема стабилизатора отрицательного напряжения (С_н) на основе заявляемого КДУ, которая обеспечивает повышенное отношение максимального тока в нагрузке R_н→0 к току потребления С_н при R_н=∞.

Дифференциальный усилитель, фиг.2, содержит входной дифференциальный каскад 1, в общую эмиттерную цепь 2 которого включен источник опорного тока 3, выполненный на вспомогательном транзисторе 4, первый 5 и второй 6 выходные транзисторы, базы которых соединены и подключены к источнику напряжения смещения 7, причем эмиттер первого выходного транзистора 5 связан с первым выходом 8 входного дифференциального каскада 1 и через первый токостабилизирующий двухполюсник 9 соединен с шиной 10 первого источника питания, эмиттер второго 6 выходного транзистора связан со вторым 11 выходом входного дифференциального каскада 1 и через второй токостабилизирующий двухполюсник 12 связан с шиной 10 первого источника питания, коллектор первого выходного транзистора 5 соединен с базой третьего выходного транзистора 13, эмиттер которого подключен к шине второго источника питания 14 и эмиттеру вспомогательного транзистора 4, а коллектор соединен с коллектором второго выходного транзистора 6 и выходом дифференциального усилителя 15. База вспомогательного транзистора 4 соединена с коллектором первого выходного транзистора 5 и базой третьего выходного транзистора 13.

В частных случаях (фиг.2) эмиттер транзистора 6 может быть связан через p-n переход 16 с источником напряжения смещения Е1, а площадь эмиттерного перехода транзистора 4 превышает площадь эмиттерного перехода транзистора 13.

Стабилизатор напряжения, фиг.6, содержит все элементы схемы фиг.2, а также имеет источник опорного напряжения 17 и регулирующий элемент 18. Его основное достоинство - повышенные значения максимального тока в нагрузке R_н при малом энергопотреблении в статическом режиме, а также высокое быстродействие, которое обеспечивается каскодной архитектурой в петле обратной связи.

В статическом режиме при запертом p-n переходе 16 в схеме фиг.2 устанавливаются следующие токовые соотношения:

где I₀ - заданное значение тока, определяющего режим транзисторов КДУ,

β=β₁₃≈2β₄ - коэффициент усиления по току базы транзисторов 13 и 4.

Рассмотрим далее работу схемы фиг.2 при отрицательном приращении напряжения на входе Вх.1 относительно входа Вх.2.

При увеличении начинает запираться левый транзистор входного каскада 1. Это приводит к увеличению тока I₁₁ и увеличению тока коллектора транзистора 5. Как следствие, благодаря отрицательной обратной связи практически все приращение передается в общую эмиттерную цепь 2 каскада 1:

Поэтому эмиттерный ток правого транзистора входного каскада 1 и коллекторный ток транзистора 4 увеличиваются пропорционально

где r_э - сопротивление эмиттерного перехода транзисторов входного каскада 1;

R₀ - сопротивление токоограничивающего резистора R₀ в каскаде 1.

Учитывая, что эмиттерные p-n переходы транзисторов 4 и 13 включены параллельно, можно найти, что коллекторный ток транзистора 13 , равный току нагрузки , также изменяется пропорционально в широких пределах изменения u_вх

При этом максимальное значение тока в нагрузке достигает величины

где β₁₃ - коэффициент усиления по току базы транзистора 13;

I₉ - статический ток двухполюсника 9.

В устройстве-прототипе максимальные значения тока нагрузки не могут превышать величину I_н.max=I₉=I₁₂=I₁₆.

Таким образом, схема фиг.2 имеет (при прочих одинаковых параметрах) в 0,5β₁₃ раз более высокие токи в нагрузке (что характерно для каскадов класса АВ), а также может обеспечивать пропорциональность между током нагрузки и входным сигналом в широком диапазоне его изменения (10).

Эти теоретические выводы подтверждаются результатами компьютерного моделирования сравниваемых КДУ фиг.4, фиг.5, из которых следует, что максимальное значение тока в нагрузке при u_вх<0 более чем в 20 раз превышает статический ток выходных транзисторов 6 и 13.

Источники информации

1. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - с.74, рис.4.15, стр.98, рис.6.7.

2. Патент США №6218900, фиг.1.

3. Патентная заявка US 2002/0196079.

4. Патент США №6788143.

5. Патент США №3644838, фиг.2.

6. Патент США Re 30587.

7. Патент ЕР 1227580.

8. Патент США №6714076.

9. Патент США №5786729.

10. Патент США №5327100.

11. Патентная заявка US 2004/0090268 A1.

12. Патент США №4274061.

13. Патент США №5422600, фиг.2.

14. Патент США №6788143, фиг.2.

15. Патент США №4959622, фиг.1.

16. Патент США №4406990, фиг.4.

17. Патент США №5418491.

18. Патент США №6018268.

19. Патент США №5952882.

20. Патент США №4723111.

21. Патент США №4293824.

22. Патент США №6580325.

23. Патент США №6965266.

24. Патент США №6867643.

25. Патент США №6236270.

26. Патент США №5323121.

27. Патент США №6229394.

28. Патент США №5734296.

29. Патент США №5477190.

30. Патент США №5091701.

31. Патент США №6717474.

32. Патент США №6084475.

33. Патент США №3733559.

34. Патентная заявка US 2005/0001682 А1.

35. Патент США №6300831.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Каскодный дифференциальный усилитель с расширенным диапазоном активной работы содержит входной дифференциальный каскад (1), в общую эмиттерную цепь (2) которого включен источник опорного тока (3), выполненный на вспомогательном транзисторе (Т) (4), первый (5) и второй (6) выходные Т, базы которых соединены и подключены к источнику напряжения смещения (7), причем эмиттер Т (5) связан с первым выходом (8) каскада (1) и через первый токостабилизирующий двухполюсник (9) соединен с шиной (10) первого источника питания (ИП), эмиттер Т (6) связан со вторым (11) выходом каскада (1) и через второй токостабилизирующий двухполюсник (12) связан с шиной (10) ИП, коллектор Т (5) соединен с базой третьего выходного Т (13), эмиттер которого подключен к шине (14) второго ИП и эмиттеру Т (4), а коллектор соединен с коллектором Т (6) и выходом дифференциального усилителя (15). База вспомогательного Т (4) соединена с коллектором Т (5) и базой Т (13). 1 з.п. ф-лы, 6 ил.

1. Каскодный дифференциальный усилитель с расширенным диапазоном активной работы, содержащий входной дифференциальный каскад, в общую эмиттерную цепь которого включен источник опорного тока, выполненный на вспомогательном транзисторе, первый и второй выходные транзисторы, базы которых соединены и подключены к источнику напряжения смещения, причем эмиттер первого выходного транзистора связан с первым выходом входного дифференциального каскада и через первый токостабилизирующий двухполюсник соединен с шиной первого источника питания, эмиттер второго выходного транзистора связан со вторым выходом входного дифференциального каскада и через второй токостабилизирующий двухполюсник связан с шиной первого источника питания, коллектор первого выходного транзистора соединен с базой третьего выходного транзистора, эмиттер которого подключен к шине второго источника питания и эмиттеру вспомогательного транзистора, а коллектор соединен с коллектором второго выходного транзистора и выходом дифференциального усилителя, отличающийся тем, что база вспомогательного транзистора соединена с коллектором первого выходного транзистора и базой третьего выходного транзистора.2. Устройство по п.1, отличающееся тем, что площадь эмиттерного перехода вспомогательного транзистора превышает площадь эмиттерного перехода третьего выходного транзистора.