КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы так называемых «перегнутых» каскодных дифференциальных усилителей (ДУ) на n-р-n и р-n-р транзисторах [1-35], которые стали основой более чем 20 серийных операционных усилителей, выпускаемых как зарубежными (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.), так и российскими (154УД3 и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ, на их модификации выдано более 200 патентов для ведущих производителей микроэлектронных изделий. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является каскодный дифференциальный усилитель (КДУ), описанный в патенте фирмы «Motorola» US №4390850, содержащий входной параллельно-балансный каскад 1 с дифференциальными входами 2 и 3, первый 4, второй 5, третий 6 и четвертый 7 выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 8, причем объединенные эмиттеры первого 4 и второго 5 выходных транзисторов соединены с первым 9 выходом входного параллельно-балансного каскада 1 и через первый токостабилизирующий двухполюсник 10 связаны с шиной первого источника питания 11, объединенные эмиттеры третьего 6 и четвертого 7 выходных транзисторов соединены со вторым выходом 12 входного параллельно-балансного каскада 1 и через второй токостабилизирующий двухполюсник 13 связаны с шиной первого 11 источника питания, причем между коллекторами 14 и 15 второго 5 и третьего 6 выходных транзисторов и шиной второго источника питания 16 включена цепь нагрузки 17.

Существенный недостаток известного КДУ (фиг.1) состоит в том, что он имеет сравнительно небольшой коэффициент ослабления входного синфазного сигнала (К_ос.сф), что отрицательно сказывается на погрешностях неинвертирующих решающих усилителей и компараторов на его основе. В значительной степени данный недостаток проявляется при установлении статического режима входного параллельно-балансного каскада с помощью токостабилизирующего резистора.

Основная цель предлагаемого изобретения состоит в повышении коэффициента ослабления входного синфазного сигнала. Причем повышение К_ос.сф обеспечивается с достаточно широкой гаммой входных параллельно-балансных каскадов (на биполярных или полевых транзисторах, с транзисторными источниками тока и без транзисторных источников тока, по схеме дифференциальных преобразователей «напряжение-ток» и т.д.).

Поставленная цель достигается тем, что в каскодном дифференциальном усилителе фиг.1, содержащем входной параллельно-балансный каскад 1 с дифференциальными входами 2 и 3, первый 4, второй 5, третий 6 и четвертый 7 выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 8, причем объединенные эмиттеры первого 4 и второго 5 выходных транзисторов соединены с первым 9 выходом входного параллельно-балансного каскада 1 и через первый токостабилизирующий двухполюсник 10 связаны с шиной первого источника питания 11, объединенные эмиттеры третьего 6 и четвертого 7 выходных транзисторов соединены со вторым выходом 12 входного параллельно-балансного каскада 1 и через второй токостабилизирующий двухполюсник 13 связаны с шиной первого 11 источника питания, причем между коллекторами 14 и 15 второго 5 и третьего 6 выходных транзисторов и шиной второго источника питания 16 включена цепь нагрузки 17, предусмотрены новые связи - первый 10 и второй 13 токостабилизирующие двухполюсники выполнены на первом 18 и втором 19 вспомогательных транзисторах, эмиттеры которых подключены к шине первого источника питания 11, коллекторы первого 4 и третьего 7 выходных транзисторов соединены с дополнительным источником опорного тока 20, причем между коллекторами первого 4 и третьего 7 выходных транзисторов и объединенными базами первого 18 и второго 19 вспомогательных транзисторов включена цепь согласования потенциалов 21.

Схема усилителя-прототипа представлена на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения. На фиг.3 показан ДУ, соответствующий п.2, а на фиг.4 - п.3 формулы изобретения. Частный вариант выполнения цепи согласования 21, а также КДУ в соответствии с п.4 формулы изобретения показан на фиг.5.

На фиг.6 и 7 показаны схемы известного (фиг.6) и заявляемого (фиг.7) устройств в среде компьютерного моделирования PSpice, а на фиг.8 - частотная зависимость коэффициента ослабления входных синфазных сигналов К_ос.сф сравниваемых КДУ. На фиг.9 показаны результаты компьютерного моделирования К_ос.сф КДУ фиг.6 и 7 для случая, когда источник тока в общей эмиттерной цепи входных транзисторов параллельно-балансного каскада 1 имеет бесконечно большое выходное сопротивление. На фиг.10 представлена схема КДУ фиг.5 в среде компьютерного моделирования PSpice, а на фиг.11 - результаты моделирования КДУ фиг.10 и 6 (прототип).

Следует заметить, что в схеме фиг.4, также как и в других схемах, соответствующих фиг.2, может использоваться частный вариант активной нагрузки 17, выполненной в виде резистора или источника тока.

Дифференциальный усилитель фиг.2 содержит входной параллельно-балансный каскад 1 с дифференциальными входами 2 и 3, первый 4, второй 5, третий 6 и четвертый 7 выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения 8, причем объединенные эмиттеры первого 4 и второго 5 выходных транзисторов соединены с первым 9 выходом входного параллельно-балансного каскада 1 и через первый токостабилизирующий двухполюсник 10 связаны с шиной первого источника питания 11, объединенные эмиттеры третьего 6 и четвертого 7 выходных транзисторов соединены со вторым выходом 12 входного параллельно-балансного каскада 1 и через второй токостабилизирующий двухполюсник 13 связаны с шиной первого 11 источника питания, причем между коллекторами 14 и 15 второго 5 и третьего 6 выходных транзисторов и шиной второго источника питания 16 включена цепь нагрузки 17. Первый 10 и второй 13 токостабилизирующие двухполюсники выполнены на первом 18 и втором 19 вспомогательных транзисторах, эмиттеры которых подключены к шине первого источника питания 11, коллекторы первого 4 и третьего 7 выходных транзисторов соединены с дополнительным источником опорного тока 20, причем между коллекторами первого 4 и третьего 7 выходных транзисторов и объединенными базами первого 18 и второго 19 вспомогательных транзисторов включена цепь согласования потенциалов 21.

В дифференциальном усилителе фиг.3 цепь согласования потенциалов 21 выполнена на основе транзисторного каскада по схеме с общей базой.

В дифференциальном усилителе фиг.4 цепь согласования потенциалов 21 выполнена на основе транзисторного каскада по схеме с общим коллектором.

В дифференциальном усилителе фиг.5 цепь согласования потенциалов 21 выполнена в виде р-n перехода, причем коллекторы первого 4 и четвертого 7 выходных транзисторов соединены с базами второго 5 и третьего 6 выходных транзисторов.

В частном случае (фиг.3) между базами вспомогательных транзисторов 18 и 19 и шиной первого 11 источника питания включен двухполюсник, а цепь нагрузки 17 выполнена по классической схеме - в виде токового зеркала.

Рассмотрим работу заявляемого каскодного дифференциального усилителя на примере анализа схемы фиг.2.

Существенный недостаток известных КДУ - недостаточно высокое ослабление синфазных сигналов, которое существенно зависит от величины выходной проводимости у₀ классических источников опорного тока (ИОТ), устанавливающих статических режим транзисторов входного параллельно-балансного каскада. При типовом построении ИОТ выходная проводимость у₀ зависит от напряжения Эрли (U_э) и статического тока коллектора (I_к) выходного транзистора ИОТ следующим образом.

Для современных интегральных транзисторов U_э=20÷40 В, то есть при милиамперных токах (I_к=1 мА) численные значения выходного сопротивления ИОТ R_вых.0=≈30÷50 кОм, что отрицательно сказывается на ослаблении синфазных сигналов. Если статический режим входного параллельно-балансного каскада 1 устанавливается резистором (Фиг.3), который при низковольтном питании и рабочих токах I_к=1 мА имеет величину 2-10 кОм, то КДУ-прототип характеризуется еще более низкими значениями К_ос.сф.

Если на входы 2 и 3 подать входной синфазный сигнал u_c2=u_c2=u_c, то вследствие неидеальности источников опорного тока (ИОТ) в эмиттерной цепи входного параллельно-балансного каскада 1, в цепи его выходов 9 и 12 появляются приращения токов, обусловленные u_c:

где у₉≈y₁₂ - эквивалентные проводимости передачи синфазного сигнала u_с на выходы 9 и 12.

Если режим входного каскада 1 устанавливается резистором R₀ (фиг.2), то в формулах (1)-(2)

где .

Приращения i₉ и i₁₂ создают в схеме фиг.2 переменные составляющие токов транзисторов, которые связаны между собой следующими уравнениями Кирхгофа:

где β₁₈≈β₁₉>>1 - коэффициенты усиления по току базы транзисторов 18, 19;

К_i, K_i12 - коэффициенты передачи по току элементов 21 и 17 соответственно.

Из уравнений (4)-(10) можно найти напряжение в нагрузке R_н, обусловленное прохождением на выход синфазного входного сигнала u_с и коэффициент передачи u_c:

Учитывая, что коэффициент усиления дифференциального сигнала (К) сравниваемых КДУ одинаков, можно найти, что в заявляемом устройстве К_{ос.сф.заявл} улучшается в N_i-раз:

Если β₁₈=100, К_i=1, то получаем, что для КДУ фиг.3 выигрыш по К_ос.сф N_c≈51>>1.

Для схемы КДУ фиг.4 произведение β₁₈K_i>10³, что обеспечивает еще более высокие значения N_c.

Эти теоретические выводы подтверждают результаты компьютерного моделирования сравниваемых КДУ как для случая (фиг.8), когда статический режим входного каскада 1 устанавливается классическим источником опорного тока (ИОТ) (фиг.6, 7), а также для случая (фиг.9), когда ИОТ в сравниваемых схемах идеальны (У₀=0).

Существенное достоинство заявляемого устройства состоит также в том, что в нем обеспечивается повышение К_ос.сф при выполнении входного каскада 1 по другим многочисленным модифицированным схемам параллельно-балансных усилителей.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Матавкин В.В. Быстродействующие операционные усилители. - М. Радио и связь, 1989. - с.74, рис.4.15, с.98, рис.6.7.

2. Патент США №6218900, фиг.1.

3. Патентная заявка US 2002/0196079.

4. Патент США №6788143.

5. Патент США №3644838, фиг.2.

6. Патент США Re 30587.

7. Патент ЕР 1227580.

8. Патент США №6714076.

9. Патент США №5786729.

10. Патент США №5327100.

11. Патентная заявка US 2004/0090268 A1.

12. Патент США №4274061.

13. Патент США №5422600, фиг.2.

14. Патент США №6788143, фиг.2.

15. Патент США №4959622, фиг.1.

16. Патент США №4406990, фиг.4.

17. Патент США №5418491.

18. Патент США №6018268.

19. Патент США №5952882.

20. Патент США №4723111.

21. Патент США №4293824.

22. Патент США №6580325.

23. Патент США №6965266.

24. Патент США №6867643.

25. Патент США №6236270.

26. Патент США №5323121.

27. Патент США №6229394.

28. Патент США №5734296.

29. Патент США №5477190.

30. Патент США №5091701.

31. Патент США №6717474.

32. Патент США №6084475.

33. Патент США №3733559.

34. Патентная заявка US 2005/0001682 A1.

35. Патент США №6300831.

Изобретение относится к радиотехнике и связи для использования в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в повышении коэффициента ослабления входного синфазного сигнала. Каскодный дифференциальный усилитель содержит входной параллельно-балансный каскад (1) с дифференциальными входами (2, 3), первый, второй, третий и четвертый выходные транзисторы (Т) (4-7), базы которых объединены и подключены к источнику напряжения смещения (8), причем объединенные эмиттеры Т (4, 5) соединены с первым выходом (9) каскада (1) и через первый токостабилизирующий двухполюсник (ТД) (10) связаны с шиной первого источника питания (ИП) (11), объединенные эмиттеры Т (6, 7) соединены со вторым выходом (12) каскада (1) и через второй ТД (13) связаны с шиной ИП (11), причем между коллекторами Т (5, 6) и шиной второго ИП (16) включена цепь нагрузки (17). Первый и второй ТД (10, 13) выполнены на первом и втором вспомогательных Т (18, 19) эмиттеры которых подключены к шине первого ИП (11), коллекторы Т (4, 7) соединены с дополнительным источником опорного тока (20), причем между коллекторами Т (4, 7) и объединенными базами Т (18, 19) включена цепь согласования потенциалов (21). 3 з.п. ф-лы, 11 ил.

1. Каскодный дифференциальный усилитель, содержащий входной параллельно-балансный каскад с дифференциальными входами, первый, второй, третий и четвертый выходные транзисторы, базы которых объединены и подключены к источнику напряжения смещения, причем объединенные эмиттеры первого и второго выходных транзисторов соединены с первым выходом входного параллельно-балансного каскада и через первый токостабилизирующий двухполюсник связаны с шиной первого источника питания, объединенные эмиттеры третьего и четвертого выходных транзисторов соединены со вторым выходом входного параллельно-балансного каскада и через второй токостабилизирующий двухполюсник связаны с шиной первого источника питания, причем между коллекторами второго и третьего выходных транзисторов и шиной второго источника питания включена цепь нагрузки, отличающийся тем, что первый и второй токостабилизирующие двухполюсники выполнены на первом и втором вспомогательных транзисторах, эмиттеры которых подключены к шине первого источника питания, коллекторы первого и третьего выходных транзисторов соединены с дополнительным источником опорного тока, причем между коллекторами первого и третьего выходных транзисторов и объединенными базами первого и второго вспомогательных транзисторов включена цепь согласования потенциалов.2. Устройство по п.1, отличающееся тем, что цепь согласования потенциалов выполнена на основе транзисторного каскада по схеме с общей базой.3. Устройство по п.1, отличающееся тем, что цепь согласования потенциалов выполнена на основе транзисторного каскада по схеме с общим коллектором.4. Устройство по п.1, отличающееся тем, что цепь согласования потенциалов выполнена в виде p-n перехода, причем коллекторы первого и четвертого выходных транзисторов соединены с базами второго и третьего выходных транзисторов.