ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С РАСШИРЕННЫМ ДИАПАЗОНОМ АКТИВНОЙ РАБОТЫ Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы классических дифференциальных усилителей (ДУ) на n-p-n и p-n-p транзисторах [1-5] с отрицательной обратной связью по синфазному сигналу, которые стали основой многих серийных аналоговых микросхем. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в ав. свид. СССР № 1104648, содержащий входной дифференциальный каскад 1, эмиттерная цепь которого соединена с коллектором токостабилизирующего транзистора 2, источник напряжения смещения 3, соединенный с базой токостабилизирующего транзистора 2, первый токостабилизирующий двухполюсник 4, связанный с эмиттером токостабилизирующего транзистора 2, первым 5 и вторым 6 вспомогательными резисторами, второй 7 токостабилизирующий двухполюсник, соединенный с первым токовым выходом 8 входного дифференциального каскада 1 и первым выходным транзистором 9, третий токостабилизирующий двухполюсник 10, соединенный со вторым токовым выходом 11 входного дифференциального каскада 1 и базой второго выходного транзистора 12, причем коллектор второго выходного транзистора 12 соединен с первым 5 вспомогательным резистором, а коллектор первого выходного транзистора 9 соединен со вторым 6 вспомогательным резистором.

Существенный недостаток известного ДУ состоит в том, что он не обеспечивает большие выходные токи в нагрузке R_н - максимальное значение тока в R_н (I_н.max) не превышает статического уровня эмиттерного тока выходных транзисторов. Такой режим характерен для усилителей класса «А».

Основная цель предлагаемого изобретения состоит в увеличении максимального уровня выходного тока дифференциального усилителя I_н.max в широком диапазоне изменения выходного напряжения.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1, эмиттерная цепь которого соединена с коллектором токостабилизирующего транзистора 2, источник напряжения смещения 3, соединенный с базой токостабилизирующего транзистора 2, первый токостабилизирующий двухполюсник 4, связанный с эмиттером токостабилизирующего транзистора 2, первым 5 и вторым 6 вспомогательными резисторами, второй 7 токостабилизирующий двухполюсник, соединенный с первым токовым выходом 8 входного дифференциального каскада 1 и первым выходным транзистором 9, третий токостабилизирующий двухполюсник 10, соединенный со вторым токовым выходом 11 входного дифференциального каскада 1 и базой второго выходного транзистора 12, причем коллектор второго выходного транзистора 12 соединен с первым 5 вспомогательным резистором, а коллектор первого выходного транзистора 9 соединен со вторым 6 вспомогательным резистором, предусмотрены новые элементы и связи - в схему введены нелинейный дифференциальный ограничитель напряжения 13, дополнительное токовое зеркало 14, третий 15 и четвертый 16 дополнительные выходные транзисторы, входы нелинейного дифференциального ограничителя напряжения 13 связаны с коллекторами первого 9 и второго 12 выходных транзисторов, база третьего дополнительного выходного транзистора 15 подключена к базе второго выходного транзистора 12, база четвертого дополнительного выходного транзистора 16 подключена к базе первого выходного транзистора 9, коллектор третьего дополнительного выходного транзистора 15 соединен со входом дополнительного токового зеркала 14, а коллектор четвертого дополнительного выходного транзистора 16 соединен с выходом дифференциального усилителя 17 и выходом дополнительного токового зеркала 14.

Схема заявляемого устройства показана на фиг.2.

На фиг.3, фиг.4 показаны частные варианты построения нелинейного дифференциального ограничителя напряжения 13.

На фиг.5 показана схема известного ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.6 - зависимость его выходного тока от входного напряжения.

На фиг.7 показана схема заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» при выполнении нелинейного дифференциального ограничителя напряжения 13 в соответствии с п.2 формулы изобретения, а на фиг.8 - зависимость его выходного тока от входного напряжения.

На фиг.9 показана схема заявляемого ДУ в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» при выполнении нелинейного дифференциального ограничителя напряжения 13 в соответствии с п.3 формулы изобретения, а на фиг.10 - зависимость его выходного тока от входного напряжения.

Дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1, эмиттерная цепь которого соединена с коллектором токостабилизирующего транзистора 2, источник напряжения смещения 3, соединенный с базой токостабилизирующего транзистора 2, первый токостабилизирующий двухполюсник 4, связанный с эмиттером токостабилизирующего транзистора 2, первым 5 и вторым 6 вспомогательными резисторами, второй 7 токостабилизирующий двухполюсник, соединенный с первым токовым выходом 8 входного дифференциального каскада 1 и первым выходным транзистором 9, третий токостабилизирующий двухполюсник 10, соединенный со вторым токовым выходом 11 входного дифференциального каскада 1 и базой второго выходного транзистора 12, причем коллектор второго выходного транзистора 12 соединен с первым 5 вспомогательным резистором, а коллектор первого выходного транзистора 9 соединен со вторым 6 вспомогательным резистором. В схему введены нелинейный дифференциальный ограничитель напряжения 13, дополнительное токовое зеркало 14, третий 15 и четвертый 16 дополнительные выходные транзисторы, входы нелинейного дифференциального ограничителя напряжения 13 связаны с коллекторами первого 9 и второго 12 выходных транзисторов, база третьего дополнительного выходного транзистора 15 подключена к базе второго выходного транзистора 12, база четвертого дополнительного выходного транзистора 16 подключена к базе первого выходного транзистора 9, коллектор третьего дополнительного выходного транзистора 15 соединен со входом дополнительного токового зеркала 14, а коллектор четвертого дополнительного выходного транзистора 16 соединен с выходом дифференциального усилителя 17 и выходом дополнительного токового зеркала 14.

В частном случае (п.2 формулы изобретения) нелинейный дифференциальный ограничитель напряжения 13 содержит первый 18 и второй 19 вспомогательные транзисторы, коллекторы которых соединены с шиной напряжения питания, причем база первого вспомогательного транзистора 18 связана с первым входом дифференциального ограничителя напряжения 13 и эмиттером второго 19 вспомогательного транзистора, а база второго вспомогательного транзистора связана со вторым входом дифференциального ограничителя напряжения 13 и эмиттером первого вспомогательного транзистора 18.

В соответствии с п.3 формулы изобретения нелинейный дифференциальный ограничитель напряжения 13 может содержать первый 20 и второй 21 вспомогательные диоды, первые выводы которых связаны с источником напряжения смещения 22, причем вторые выводы вспомогательных диодов 20 и 21 соединены со входами нелинейного дифференциального ограничителя напряжения 13.

Рассмотрим работу заявляемого ДУ фиг.2. В статическом режиме (при нулевом входном сигнале u_вх=0) нелинейный дифференциальный ограничитель напряжения имеет высокое входное сопротивление относительно входов и практически не влияет на работу схемы. Небольшие положительные приращения u_вх вызывают увеличение коллекторных токов транзисторов 12 и 15 и уменьшение на эту же величину коллекторных токов транзисторов 16 и 9. При этом сумма токов, протекающих через резисторы 5 и 6, не изменяется. Ток в нагрузке R_н как разность коллекторного тока транзистора 16 и выходного тока токового зеркала 14 изменяется пропорционально u_вх. При малых u_вх предлагаемый ДУ работает точно так же, как и ДУ-прототип (фиг.6).

Дальнейшее увеличение входного напряжения u_вх>0 приводит к переходу нелинейного дифференциального ограничителя напряжения в активный режим за счет увеличения падения напряжения на резисторе 6 и уменьшения напряжения на резисторе 5. В результате отрицательная обратная связь, стабилизирующая статический режим ДУ, выключается, что позволяет получить более высокие предельные значения токов в нагрузке R_н.

При реальных значениях параметров ток I_{н. max} измеряется десятками миллиампер, что (при одинаковых статических режимах) существенно превышает аналогичный параметр ДУ-прототипа (фиг.6).

Полученные выше выводы подтверждаются результатами моделирования предлагаемой схемы в среде PSpice (фиг.8, фиг.10) - максимальный выходной ток ДУ в несколько десятков раз превышает максимальный выходной ток известного устройства и соответствующий статический ток выходных транзисторов. Такой режим характерен для усилителей класса АВ. Расширение диапазона изменения выходных токов ДУ без увеличения энергопотребления в статическом режиме позволяет увеличить быстродействие различных аналоговых устройств, работающих на емкостную нагрузку. Кроме этого, заявляемое устройство характеризуется предельно возможными значениями диапазона изменения выходного напряжения (от шины питания до шины питания), что характерно для усилителей класса rail-to-rail.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 3.551.836.

2. Патент США № 3.959.733.

3. Патент США № 4.050.030.

4. Патент США № 3.435.365, фиг.1.

5. А.св. СССР № 1.104.648.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в увеличении максимального уровня выходного тока дифференциального усилителя (ДУ). ДУ содержит входной дифференциальный каскад (ДК) (1), эмиттерная цепь которого соединена с коллектором токостабилизирующего транзистора (ТСТ) (2), источник напряжения смещения (3), соединенный с базой ТСТ (2), первый токостабилизирующий двухполюсник (ТСД) (4), связанный с эмиттером ТСТ (2), первым (5) и вторым (6) вспомогательными резисторами (Р), второй ТСД (7), соединенный с первым токовым выходом (8) ДК (1) и первым выходным транзистором (Т) (9), третий ТСД (10), соединенный со вторым токовым выходом (11) ДК (1) и базой второго выходного Т (12), причем коллектор Т (12) соединен с первым Р (5), а коллектор Т (9) соединен со вторым Р (6). В схему введены нелинейный дифференциальный ограничитель напряжения (НДОН) (13), дополнительное токовое зеркало (ТЗ) (14), третий (15) и четвертый (16) дополнительные выходные Т, входы НДОН (13) связаны с коллекторами Т (9) и Т (12), база Т (15) подключена к базе Т (12), база Т (16) подключена к базе Т (9), коллектор Т (15) соединен со входом ТЗ (14), а коллектор Т (16) соединен с выходом ДУ (17) и выходом ТЗ (14). 2 з.п. ф-лы, 10 ил.

1. Дифференциальный усилитель с расширенным диапазоном активной работы, содержащий входной дифференциальный каскад (1), эмиттерная цепь которого соединена с коллектором токостабилизирующего транзистора (2), источник напряжения смещения (3), соединенный с базой токостабилизирующего транзистора (2), первый токостабилизирующий двухполюсник (4), связанный с эмиттером токостабилизирующего транзистора (2), первым (5) и вторым (6) вспомогательными резисторами, второй токостабилизирующий двухполюсник (7), соединенный с первым токовым выходом (8) входного дифференциального каскада (1) и первым выходным транзистором (9), третий токостабилизирующий двухполюсник (10), соединенный со вторым токовым выходом (11) входного дифференциального каскада (1) и базой второго выходного транзистора (12), причем коллектор второго выходного транзистора (12) соединен с первым вспомогательным резистором (5), а коллектор первого выходного транзистора (9) соединен со вторым вспомогательным резистором (6), отличающийся тем, что в схему введены нелинейный дифференциальный ограничитель напряжения (13), дополнительное токовое зеркало (14), третий (15) и четвертый (16) дополнительные выходные транзисторы, входы нелинейного дифференциального ограничителя напряжения (13) связаны с коллекторами первого (9) и второго (12) выходных транзисторов, база третьего дополнительного выходного транзистора (15) подключена к базе второго выходного транзистора (12), база четвертого дополнительного выходного транзистора (16) подключена к базе первого выходного транзистора (9), коллектор третьего дополнительного выходного транзистора (15) соединен со входом дополнительного токового зеркала (14), а коллектор четвертого дополнительного выходного транзистора (16) соединен с выходом дифференциального усилителя (17) и выходом дополнительного токового зеркала (14).2. Устройство по п.1, отличающееся тем, что нелинейный дифференциальный ограничитель напряжения (13) содержит первый (18) и второй (19) вспомогательные транзисторы, коллекторы которых соединены с шиной напряжения питания, причем база первого вспомогательного транзистора (18) связана с первым входом дифференциального ограничителя напряжения (13) и эмиттером второго вспомогательного транзистора (19), а база второго вспомогательного транзистора связана со вторым входом дифференциального ограничителя напряжения (13) и эмиттером первого вспомогательного транзистора (18).3. Устройство по п.1, отличающееся тем, что нелинейный дифференциальный ограничитель напряжения (13) содержит первый (20) и второй (21) вспомогательные диоды, первые выводы которых связаны с источником напряжения смещения (22), причем вторые выводы вспомогательных диодов (20) и (21) соединены со входами нелинейного дифференциального ограничителя напряжения (13).