УСТРОЙСТВО ЛОГИЧЕСКИХ И АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ С ДИСКРЕТНЫМИ И АНАЛОГОВЫМИ ЗНАЧЕНИЯМИ НУЛЕЙ И ЕДИНИЦ Российский патент 2009 года по МПК G06G7/12 G06F7/575 H03K19/20 

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2, 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).

Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или двух информационных выходах значения сигналов с уровнями логического нуля либо единицы, в зависимости от значений сигналов, подаваемых на их информационные входы.

К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля, либо единицы.

В качестве прототипа выберем наиболее близкое по технической сущности к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Токхайм Р. Микропроцессоры: Курс и упражнения / Пер. с англ., под ред. В.Н.Грасевича. М.: Энергоатомиздат, 1987 - 336 с., на стр.80, рис.3.33). Рассматриваемое логическое устройство состоит из первого и второго логических элементов "НЕ", первого и второго трехвходовых логических элементов "И" и логического элемента "ИЛИ". Первый информационный вход логического устройства в параллель соединен с информационным входом первого инвертора "НЕ" и с первым информационным входом второго трехвходового логического элемента "И", второй информационный вход логического устройства в параллель соединен со вторым информационным входом первого трехвходового логического элемента "И" и со вторым информационным входом второго трехвходового логического элемента "И", третий информационный вход логического устройства в параллель соединен с информационным входом второго инвертора "НЕ" и с третьим информационным входом второго трехвходового логического элемента "И", информационный выход первого инвертора "НЕ" является первым информационным входом первого трехвходового логического элемента "И", информационный выход второго инвертора "НЕ" является третьим информационным входом первого трехвходового логического элемента "И", информационный выход которого является первым информационным входом логического элемента "ИЛИ", информационный выход второго трехвходового логического элемента "И" является вторым информационным входом логического элемента "ИЛИ", информационный выход которого является информационным выходом логического устройства.

Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля, либо единицы.

В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако, в ряде случаев, для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.

Технической задачей, на решение которой направлено предлагаемое устройство, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Аналоговые значения от 0 (нет сигнала) до 1 (максимальный уровень сигнала) могут быть получены в дробных значениях путем дискретизации, например принимаемой псевдослучайной последовательности, сформированной на основе характеристического полинома n-го порядка, где n>3, путем нелинейного преобразования по заданной дискретной функции. Дискретизируют ее элементы с частотой, в k раз превышающей тактовую частоту принимаемой псевдослучайной последовательности, где k≥2.

Поставленная задача решается с помощью предлагаемого устройства логических арифметических операций с дискретными и аналоговыми значениями нулей и единиц, содержащего первый, второй, третий информационные входы и информационный выход, а также дополнительный информационный вход, первый, второй, третий аналоговые вычитатели, первый, второй, третий, четвертый, пятый аналоговые перемножители, аналоговый сумматор. Дополнительный информационный вход устройства является первым информационным входом первого и второго аналоговых вычитателей, в которых происходит вычитание из сигнала, поступающего на дополнительный информационный вход. Первый информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового вычитателя и вторым информационным входом четвертого аналогового перемножителя. Второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя и первым информационным входом второго аналогового перемножителя. Третий информационный вход устройства соединен в параллель со вторым информационным входом второго аналогового вычитателя и вторым информационным входом второго аналогового перемножителя. Информационный выход первого аналогового вычитателя является первым информационным входом первого аналогового перемножителя, а информационный выход второго аналогового вычитателя является вторым информационным входом третьего аналогового перемножителя. Информационный выход первого аналогового пермножителя является первым информационным входом третьего аналогового перемножителя. Информационный выход второго аналогового пермножителя является первым информационным входом четвертого аналогового перемножителя. Информационный выход третьего аналогового перемножителя соединен в параллель со вторым информационным входом первого аналогового сумматора и вторым информационным входом пятого аналогового перемножителя. Информационный выход четвертого аналогового перемножителя соединен в параллель с первым информационным входом первого аналогового сумматора и первым информационным входом пятого аналогового перемножителя. Информационный выход первого аналогового сумматора является первым информационным входом третьего аналогового вычитателя, а информационный выход пятого аналогового перемножителя является вторым информационным входом третьего аналогового вычитателя, информационный выход которого является информационным выходом устройства. Для получения дискретно-аналогового устройства необходимо заменить логические операции соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в книге: А.А.Сикарев, О.Н.Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь, 1983, стр.194, рис.7.6.

Таблица 1   Логическое устройство Аналоговое устройство Наименование Инвертор ("НЕ") Аналоговый инвертор Реализуемая функция Отрицание (инверсия) у=1-х Таблица истинности х у х у 0 1 0 1 1 0 1 0

В таблице 1 представлены реализуемые логическая и аналоговая функции инверсии, а также таблицы истинности рассматриваемых устройств.

Таблица 2   Логическое устройство Аналоговое устройство Наименование Конъюнктор ("И") Аналоговый конъюнктор Реализуемая функция Конъюнкция у=х₁х₂ y=х₁x₂ Таблица истинности х₁ x₂ у x₁ x₂ у 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1

В таблице 2 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.

Таблица 3   Логическое устройство Аналоговое устройство Наименование Дизъюнктор ("ИЛИ") Аналоговый дизъюнктор Реализуемая функция Дизъюнкция у=х₁+х₂ y=х₁+х₂-х₁x₂ Таблица истинности x_l x₂ у х₁ x₂ у 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1

В таблице 3 представлены реализуемые логическая и аналоговая функции дизъюнкции, а также таблицы истинности рассматриваемых устройств. Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.

Аналоговое устройство реализует функцию:

Y'=В'(1-С')(1-А')+С'В'А'-В'(1-С')(1-А')С'В'А',

где Y', A', B', C' - аналоговые значения.

В таблице 4 представлена таблица истинности предлагаемого устройства.

Таблица 4 С' В' А' Y' 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1

Указанная новая совокупность признаков заявленного дискретно-аналогового устройства, за счет замены логических элементов соответствующими им арифметическими, позволяет расширить функциональные возможности устройства, как видно из таблицы 4, за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными признаками прототипа заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

Предложенное устройство изображено на чертеже, на котором представлена структурная схема устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц состоит из первого, второго и третьего аналоговых вычитателей 1.1, 1.2, 1.3 соответственно, первого, второго, третьего, четвертого, пятого аналоговых перемножителей 2.1, 2.2, 2.3, 2.4, 2.5 соответственно, аналогового сумматора 3. Дополнительный информационный вход устройства «I» является первым информационным входом первого и второго аналоговых вычитателей 1.1, 1.2, в которых происходит вычитание из сигнала, поступающего на дополнительный информационный вход. Первый информационный вход устройства - А' в параллель соединен со вторым информационным входом первого аналогового вычитателя 1.1 и вторым информационным входом четвертого аналогового перемножителя 2.4. Второй информационный вход устройства - В' в параллель соединен со вторым информационным входом первого аналогового перемножителя 2.1 и первым информационным входом второго аналогового перемножителя 2.2. Третий информационный вход устройства - С' соединен в параллель со вторым информационным входом второго аналогового вычитателя 1.2 и вторым информационным входом второго аналогового перемножителя 2.2. Информационный выход первого аналогового вычитателя 1.1 является первым информационным входом первого аналогового перемножителя 2.1, а информационный выход второго аналогового вычитателя 1.2 является вторым информационным входом третьего аналогового перемножителя 2.3. Информационный выход первого аналогового пермножителя 2.1 является первым информационным входом третьего аналогового перемножителя 2.3. Информационный выход второго аналогового пермножителя 2.2 является первым информационным входом четвертого аналогового перемножителя 2.4. Информационный выход третьего аналогового перемножителя 2.3 соединен в параллель со вторым информационным входом первого аналогового сумматора 3.1 и вторым информационным входом пятого аналогового перемножителя 2.5. Информационный выход четвертого аналогового перемножителя 2.4 соединен в параллель с первым информационным входом первого аналогового сумматора 3.1 и первым информационным входом пятого аналогового перемножителя 2.5. Информационный выход первого аналогового сумматора 3.1 является первым информационным входом третьего аналогового вычитателя 1.3, а информационный выход пятого аналогового перемножителя 2.5 является вторым информационным входом третьего аналогового вычитателя 1.3, информационный выход которого является информационным выходом устройства. Первый, второй и третий аналоговые вычитатели 1.1, 1.2, 1.3 соответственно предназначены для вычитания значений сигналов, поступающих на их входы. Первый, второй, третий, четвертый и пятый аналоговые перемножители 2.1, 2.2, 2.3, 2.4, 2.5 соответственно предназначены для перемножения аналоговых значений сигналов, поступающих на их входы. Аналоговый сумматор 3.1 предназначен для суммирования поступающих на его входы сигналов.

Заявленное устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц работает следующим образом. Аналоговые значения (единица или ноль), либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый А', второй В', третий С' информационные входы дискретно-аналогового устройства. На дополнительный информационный вход "1" устройства поступает сигнал с уровнем логической единицы. В первом аналоговом вычитателе 1.1 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" устройства, значения сигнала, поступающего на первый информационный вход А' устройства. Во втором аналоговом вычитателе 1.2 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" устройства, значения сигнала, поступающего на третий информационный вход С' устройства. В первом аналоговом перемножителе 2.1 производится перемножение разностного сигнала, поступающего с информационного выхода первого аналогового вычитателя 1.1, с информационным сигналом, поступающим со второго информационного входа В'. Во втором аналоговом перемножителе 2.2 производится перемножение сигналов, поступающих со второго информационного входа В', с сигналом, поступающим с третьего информационного входа С'. В третьем аналоговом перемножителе 2.3 производится перемножение сигналов, поступающих с информационного выхода первого аналогового перемножителя 2.1, с сигналом, поступающим с информационного выхода второго аналогового вычитателя 1.2. В четвертом аналоговом перемножителе 2.4 производится перемножение сигналов, поступающих с информационного выхода второго аналогового перемножителя 2.2, с сигналом, поступающим с первого информационного входа А дискретно-аналогового устройства. В пятом аналоговом перемножителе 2.5 производится перемножение сигналов, поступающих с информационного выхода четвертого аналогового перемножителя 2.4, с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В аналоговом сумматоре 3.1 производится суммирование сигналов, поступающих с информационного выхода четвертого аналогового перемножителя 2.4, с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В третьем аналоговом вычитателе 1.3 производится вычитание из сигнала, поступающего с информационного выхода аналогового сумматора 3.1, сигнала, поступающего с информационного выхода пятого аналогового перемножителя 2.5. Разностный сигнал поступает на информационный выход третьего аналогового вычитателя 1.3, являющийся информационным выходом Y' устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.

Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Техническим результатом является расширение функциональных возможностей устройства. Устройство содержит аналоговые вычитатели, аналоговые перемножители и аналоговый сумматор. 4 табл., 1 ил.

Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц, содержащее первый, второй и третий аналоговые вычитатели, первый, второй, третий, четвертый и пятый аналоговые перемножители и первый сумматор, отличающееся тем, что введен дополнительный информационный вход устройства, на который поступает сигнал с уровнем логической единицы, причем дополнительный информационный вход устройства является первым информационным входом первого и второго аналоговых вычитателей, в которых происходит вычитание из сигнала, поступающего на дополнительный информационный вход, первый информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового вычитателя и вторым информационным входом четвертого аналогового перемножителя, второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя и первым информационным входом второго аналогового перемножителя, третий информационный вход устройства соединен в параллель со вторым информационным входом второго аналогового вычитателя и вторым информационным входом второго аналогового перемножителя, при этом информационный выход первого аналогового вычитателя является первым информационным входом первого аналогового перемножителя, а информационный выход второго аналогового вычитателя является вторым информационным входом третьего аналогового перемножителя, информационный выход первого аналогового пермножителя является первым информационным входом третьего аналогового перемножителя, информационный выход второго аналогового пермножителя является первым информационным входом четвертого аналогового перемножителя, информационный выход третьего аналогового перемножителя соединен в параллель со вторым информационным входом первого аналогового сумматора и вторым информационным входом пятого аналогового перемножителя, информационный выход четвертого аналогового перемножителя соединен в параллель с первым информационным входом первого аналогового сумматора и первым информационным входом пятого аналогового перемножителя, информационный выход первого аналогового сумматора является первым информационным входом третьего аналогового вычитателя, а информационный выход пятого аналогового перемножителя является вторым информационным входом третьего аналогового вычитателя, информационный выход которого является информационным выходом устройства.