СЕЛЕКТОР ДВОИЧНЫХ ЧИСЕЛ Российский патент 2009 года по МПК G06F7/06 G06F7/02 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны селекторы двоичных чисел (см., например, патент РФ 2300130, кл. G06F 7/02, 2007 г.), выполняющие селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных селекторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция большего из указанных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, селектор двоичных чисел (патент РФ 2300135, кл. G06F 7/02, 2007 г.), который содержит элемент «2ИЛИ» и выполняет селекцию большего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция меньшего из указанных двоичных чисел.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в селекторе двоичных чисел, содержащем элемент «2ИЛИ», особенность заключается в том, что в него дополнительно введены 2n-1 элементов «2ИЛИ», 4n элементов «Запрет», 2n замыкающих и 2n размыкающих ключей, причем все элементы и ключи сгруппированы в n групп так, что j-я группа содержит два элемента «2ИЛИ», четыре элемента «Запрет», два замыкающих и два размыкающих ключа, в j-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к неинвертирующему входу (3-i)-го элемента «Запрет», и выход (2+i)-го элемента «Запрет», подключенного инвертирующим входом к второму входу (3-i)-го элемента «2ИЛИ», соединены соответственно с неинвертирующим входом (2+i)-го элемента «Запрет» и первым входом i-го элемента «2ИЛИ», подсоединенного выходом к входу управления объединенных выходами i-ых замыкающего и размыкающего ключей, входы которых соединены соответственно с неинвертирующим и инвертирующим входами первого элемента «Запрет», выход i-го элемента «2ИЛИ» предыдущей группы соединен с вторым входом i-го элемента «2ИЛИ» последующей группы, а второй вход i-го элемента «2ИЛИ» первой группы, неинвертирующие входы первого, второго элементов «Запрет» и выходы первого, второго замыкающих ключей j-и группы соединены соответственно с шиной нулевого потенциала, j-ым, (n+j)-ым входами и j-ым, (n+j)-ым выходами селектора двоичных чисел.

На чертеже представлена схема предлагаемого селектора двоичных чисел.

Селектор двоичных чисел содержит 4n элементов «Запрет» 1₁₁,…,1_4n (см. третий снизу рис.в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. - Киев: Техника, 1974 г.), 2n элементов «2ИЛИ» 2₁₁, …, 2_2n, 2n размыкающих и 2n замыкающих ключей 3₁₁, …, 3_2n и 4₁₁, …, 4_2n, причем все элементы и ключи сгруппированы в n групп так, что j-я группа содержит элементы 1_1j,…,1_4j, 2_1j, 2_2j и ключи 3_1j, 3_2j, 4_1j, 4_2j, выход элемента 1_ij , подключенного инвертирующим входом к неинвертирующему входу элемента 1_(3-i)j, и выход элемента 1_(2+i)j, подключенного инвертирующим входом к второму входу элемента

2_(3-i)j, соединены соответственно с неинвертирующим входом элемента 1_(2+i)j и первым входом элемента 2_ij, подсоединенного выходом к входу управления объединенных выходами ключей 4_ij и 3_ij, входы которых соединены соответственно с неинвертирующим и инвертирующим входами элемента 1_1j, выход элемента

2_ik соединен с вторым входом элемента 2_i(k+1), а второй вход элемента 2_i1, неинвертирующие входы элементов 1_1j, 1_2j и выходы ключей 4_1j, 4_2j соединены соответственно с шиной нулевого потенциала, j-ым, (n+j)-ым входами и j-ым, (n+j)-ым выходами селектора двоичных чисел.

Работа предлагаемого селектора двоичных чисел осуществляется следующим образом. На его первый,…, n-й и (n+1)-й,…, (2n)-й входы подаются соответственно произвольные двоичные сигналы y_n-1, …, y₀ ∈ {0,1} и x_n-1, …, x₀ ∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа y_n-1…y₀ и x_n-1…x₀ (x_n-1,

y_n-1 и x₀, y₀ определяют значения старших и младших разрядов соответственно). Если на входе управления ключей 3_ij, 4_ij действует логическая «1» (логический «0»), то ключ 3_ij разомкнут (замкнут), ключ 4_ij замкнут (разомкнут). Тогда сигналы на j-м и (n+j)-м выходах предлагаемого селектора будут определяться соответственно выражениями

в которых

где z₁₀=z₂₀=0. В представленной ниже таблице приведены значения реализуемых выражениями (2) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=1. Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если z_1(j-1)=z_2(j-1)=0 и

x_n-j = y_n-j, то z_1j=z_2j=0; 2) если z_1(j-1)=z_2(j-1)=0 и x_n-j>y_n-j (z_1(j-1)=z_2(j-1)=0 и y_n-j>x_n-j), то z_1j=0 и z_2j=1(z_1j=1 и z_2j=0); 3) если z_1(j-1)=0 и z_2(j-1)=1 (z_1(j-1)=1 и z_2(j-1)=0), то z_1j=0 и z_2j=1 (z_1j=1 и z_2j=0).

Таким образом, на первом, r-м и (n+1)-м, (n+r)-м выходах предлагаемого селектора согласно (1) соответственно получим

,

и

,

,

где y_n-1…y_n-r+1 и x_n-1…x_n-r+1 - фрагменты n-разрядных двоичных чисел y_n-1…y₀ и x_n-1…x₀. Следовательно, с учетом последних четырех выражений имеем w_n-1…w₀=max(x_n-1…x₀, y_n-1…y₀), v_n-1…v₀=min(x_n-1…x₀, y_n-1…y₀), где w_n-1…w₀ и v_n-1…v₀ - n-разрядные двоичные числа, задаваемые двоичными сигналами w₀, …, w_n-1, v₀, …, v_n-1 ∈ {0,l} (w_n-1, v_n-1 и w₀, v₀ определяют значения старших и младших разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый селектор двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к вычислительной технике и может быть использовано как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит 4n элементов «Запрет», 2n элементов «2ИЛИ», 2n размыкающих и 2n замыкающих ключей. 1 ил., 1 табл.

Селектор двоичных чисел, содержащий элемент «2ИЛИ», отличающийся тем, что в него дополнительно введены 2n-1 элементов «2ИЛИ», 4n элементов «Запрет», 2n замыкающих и 2n размыкающих ключей, причем все элементы и ключи сгруппированы в n групп так, что j-я (j=1,n) группа содержит два элемента «2ИЛИ», четыре элемента «Запрет», два замыкающих и два размыкающих ключа, в j-й группе выход i-го (i=1, 2) элемента «Запрет», подключенного инвертирующим входом к неинвертирующему входу (3-i)-го элемента «Запрет», и выход (2+i)-го элемента «Запрет», подключенного инвертирующим входом к второму входу (3-i)-го элемента «2ИЛИ», соединены соответственно с неинвертирующим входом (2+i)-го элемента «Запрет» и первым входом i-го элемента «2ИЛИ», подсоединенного выходом к входу управления объединенных выходами i-х замыкающего и размыкающего ключей, входы которых соединены соответственно с неинвертирующим и инвертирующим входами первого элемента «Запрет», выход i-го элемента «2ИЛИ» предыдущей группы соединен с вторым входом i-го элемента «2ИЛИ» последующей группы, а второй вход i-го элемента «2ИЛИ» первой группы, неинвертирующие входы первого, второго элементов «Запрет» и выходы первого, второго замыкающих ключей j-й группы соединены соответственно с шиной нулевого потенциала, j-м, (n+j)-м входами j-м, (n+j)-м выходами селектора двоичных чисел.