КОМПАРАТОР ДВОИЧНЫХ ЧИСЕЛ Российский патент 2007 года по МПК G06F7/02 G05B1/03 H03K5/22 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, третий снизу рис. в табл.3.5 на стр.103 в кн.: Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), содержащие элемент «Запрет» и выполняющие идентификацию признака х₂>х₁, где x₁, х₂∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится ограниченные функциональные возможности, обусловленные тем, что не допускается сравнение четырехразрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, компаратор двоичных чисел (рис.2.67 в на стр.271 в кн.: Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 1988 г.), который содержит два элемента «2ИЛИ», выполняет идентификацию признаков А>В, А=В, А<В, где A=a₃a₂a₁a₀ и В=b₃b₂b₁b₀ - четырехразрядные двоичные числа, задаваемые двоичными сигналами a₀, ..., a₃, b₀, ..., b₃∈{0,1}, и допускает каскадирование, при котором получается устройство сравнения двух 4n-разрядных двоичных чисел (n - количество каскадируемых компараторов).

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, поскольку прототип имеет три входа каскадирования.

Техническим результатом изобретения является упрощение структуры за счет уменьшения количества входов каскадирования при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем два элемента «2ИЛИ», особенность заключается в том, что в него дополнительно введены шесть элементов «2ИЛИ», шестнадцать элементов «Запрет» и элемент «2ИЛИ-НЕ», причем все элементы сгруппированы в четыре группы так, что j-я группа содержит два элемента «2ИЛИ» и четыре элемента «Запрет», а четвертая группа дополнительно содержит элемент «2ИЛИ-НЕ», в j-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к неинвертирующему входу (3-i)-го элемента «Запрет», и выход i-го элемента «2ИЛИ», подключенного вторым входом к инвертирующему входу (5-i)-го элемента «Запрет», соединены соответственно с первым входом i-го элемента «2ИЛИ» и неинвертирующим входом (2+i)-го элемента «Запрет», в четвертой группе первый и второй входы элемента «2ИЛИ-НЕ» подключены соответственно к выходам третьего и четвертого элементов «Запрет», выход (2+i)-го элемента «Запрет» предыдущей группы соединен с вторым входом i-го элемента «2ИЛИ» последующей группы, а второй вход i-го элемента «2ИЛИ» первой группы и выход (2+i)-го элемента «Запрет» четвертой группы являются соответственно i-ым входом каскадирования и i-ым выходом компаратора двоичных чисел, j-й, (4+j)-й информационные входы и третий выход которого образованы соответственно неинвертирующими входами первого, второго элементов «Запрет» j-й группы и выходом элемента «2ИЛИ-НЕ».

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого компаратора двоичных чисел и схема его каскадирования.

Компаратор двоичных чисел содержит шестнадцать элементов «Запрет» 1₁₁, ..., 1₄₄, восемь элементов «2ИЛИ» 2₁₁, ..., 2₂₄, элемент «2ИЛИ-НЕ» 3, причем все элементы сгруппированы в четыре группы так, что j-я группа содержит элементы 1_1j, 1_2j, 1_3j, 1_4j, 2_1j, 2_2j, а четвертая группа дополнительно содержит элемент 3, выход элемента 1_ij, подключенного инвертирующим входом к неинвертирующему входу элемента 1_(3-i)j, и выход элемента 2_ij, подключенного вторым входом к инвертирующему входу элемента 1_(5-i)j, соединены соответственно с первым входом элемента 2_ij и неинвертирующим входом элемента 1_(2+i)j, первый и второй входы элемента 3 подключены соответственно к выходам элементов 1₃₄ и 1₄₄, выход элемента 1_(2+i)k соединен с вторым входом элемента 2_i(k+1), а второй вход элемента 2_i1 и выход элемента 1_(2+i)4 являются соответственно i-ым входом каскадирования и i-ым выходом компаратора двоичных чисел, j-й, (4+j)-й информационные входы и третий выход которого образованы соответственно неинвертирующими входами элементов 1_1j, 1_2j и выходом элемента 3.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый, ..., четвертый и пятый, ..., восьмой информационные входы подаются соответственно произвольные двоичные сигналы a₃, ..., a₀∈{0,1} и b₃, ..., b₀∈{0,l}, которые задают подлежащие сравнению четырехразрядные двоичные числа А=а₃а₂а₁а₀ и В=b₃b₂b₁b₀ (а₃, b₃ и a₀, b₀ определяют значения старших и младших разрядов соответственно). Тогда сигналы на выходах элементов 1_3j, 1_4j будут определяться выражениями

В табл.1 приведены значения реализуемых выражениями (1) функций на всех возможных наборах значений их аргументов. Анализ данных, приведенных в табл.1, позволяет заключить, что: 1) если z_1(j-1)=z_2(j-1)=0 и a_4-j=b_4-j, то z_1j=z_2j=0; 2) если z_1(j-1)=z_2(j-1)=0 и a_4-j>b_4-j (z_1(j-1)=z_2(j-1)=0 и а_4-j<b_4-j), то z_1j=1 и z_2j=0 (z_1j=0 и z_2j=1); 3) если z_1(j-1)=1 и z_2(j-1)=0 (z_1(j-1)=0 и z_2(j-1)=1), то z_1j=1 и z_2j=0 (z_1j=0 и z_2j=1). Таким образом, состояния предлагаемого компаратора будут характеризоваться табл.2, в которой символом Х обозначено произвольное отношение порядка.

Таблица 1z_1(j-1)z_2(j-1)a_4-jb_4-jz_1jz_2j000000000101001010001100010001010101011001011101100010100110101010101110110000110100111000111100

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел выполняет идентификацию признаков А>В, А=В, А<В, где А=а₃а₂а₁а₀ и B=b₃b₂b₁b₀ - четырехразрядные двоичные числа, задаваемые двоичными сигналами a₀, ..., a₃, b₀, ..., b₃∈{0,1}, допускает каскадирование (фиг.2), при котором получается устройство сравнения двух 4n-разрядных двоичных чисел (n - количество каскадируемых компараторов С), и обладает более простой по сравнению с прототипом структурой, так как имеет только два входа каскадирования.

Изобретение относится к вычислительной технике для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в упрощении структуры за счет уменьшения количества входов каскадирования при сохранении функциональных возможностей прототипа. В компаратор двоичных чисел (фиг.1), содержащий два элемента «2ИЛИ» (2), введены шесть элементов «2ИЛИ» (2_ij), шестнадцать элементов «Запрет» (1_ij), где , и элемент «2ИЛИ-НЕ» (3), причем все элементы сгруппированы в четыре группы так, что j-я группа содержит два элемента «2ИЛИ» (2_ij) и четыре элемента «Запрет» (1_ij), а четвертая группа дополнительно содержит элемент «2ИЛИ-НЕ» (3). 2 ил., 2 табл.

Компаратор двоичных чисел, содержащий два элемента «2ИЛИ», отличающийся тем, что в него дополнительно введены шесть элементов «2ИЛИ», шестнадцать элементов «Запрет» и элемент «2ИЛИ-НЕ», причем все элементы сгруппированы в четыре группы так, что j-я группа содержит два элемента «2ИЛИ» и четыре элемента «Запрет», а четвертая группа дополнительно содержит элемент «2ИЛИ-НЕ», в j-й группе выход i-го элемента «Запрет», подключенного инвертирующим входом к неинвертирующему входу (3-i)-го элемента «Запрет», и выход i-го элемента «2ИЛИ», подключенного вторым входом к инвертирующему входу (5-i)-го элемента «Запрет», соединены соответственно с первым входом i-го элемента «2ИЛИ» и неинвертирующим входом (2+i)-го элемента «Запрет», в четвертой группе первый и второй входы элемента «2ИЛИ-НЕ» подключены соответственно к выходам третьего и четвертого элементов «Запрет», выход (2+i)-го элемента «Запрет» предыдущей группы соединен с вторым входом i-го элемента «2ИЛИ» последующей группы, а второй вход i-го элемента «2ИЛИ» первой группы и выход (2+i)-го элемента «Запрет» четвертой группы являются соответственно i-м входом каскадирования и i-м выходом компаратора двоичных чисел, j-й, (4+j)-й информационные входы и третий выход которого образованы соответственно неинвертирующими входами первого, второго элементов «Запрет» j-й группы и выходом элемента «2ИЛИ-НЕ».