ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ПОВЫШЕННЫМ ВХОДНЫМ СОПРОТИВЛЕНИЕМ Российский патент 2010 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления широкополосных сигналов, в структуре аналоговых микросхем различного функционального назначения (операционных усилителях, непрерывных стабилизаторов напряжения, перемножителей сигналов и т.д.).

Известны широкополосные дифференциальные усилители (ДУ) на основе параллельно-балансных каскадов, которые стали основой построения современных аналоговых микросхем [1, 2]. Проблема улучшения их параметров - входного сопротивления, частотных свойств - относится к числу основных проблем современной аналоговой микросхемотехники.

Ближайшим прототипом заявляемого устройства является дифференциальный усилитель, описанный в патенте США №5.424.681, fig. 8, содержащий входной дифференциальный каскад 1, первый 2 и второй 3 входы которого соединены с соответствующими входами дифференциального усилителя 4 и 5 и базами первого 6 и второго 7 выходных транзисторов, а первый 8 и второй 9 токовые выходы - подключены к первому 10 и второму 11 токостабилизирующим двухполюсникам.

Существенный недостаток известного ДУ состоит в том, что он имеет небольшие значения входного сопротивления (R_вх) для переменного тока, зависящие от статического тока эмиттера Iэ и коэффициента усиления по току базы (β) входных транзисторов. Для повышения R_вх приходится уменьшать I_э - переводить транзисторы в микрорежим, что уменьшает коэффициент усиления ДУ по напряжению (K_у). Второй способ повышения R_вх - введение резисторов R_э в эмиттерной цепи входных транзисторов, которые также уменьшают K_у.

Основная цель предполагаемого изобретения состоит в увеличении входного сопротивления дифференциального усилителя в широком диапазоне частот без ухудшения его коэффициента усиления по напряжению.

Поставленная цель достигается тем, что в дифференциальном усилителе, содержащем входной дифференциальный каскад 1, первый 2 и второй 3 входы которого соединены с соответствующими входами дифференциального усилителя 4 и 5 и базами первого 6 и второго 7 выходных транзисторов, а первый 8 и второй 9 токовые выходы подключены к первому 10 и второму 11 токостабилизирующим двухполюсникам, предусмотрены новые связи - эмиттер первого 6 выходного транзистора связан со вторым 9 токовым выходом входного дифференциального каскада 1, а эмиттер второго 7 выходного транзистора соединен с первым 8 токовым выходом входного дифференциального каскада 1.

На фиг.1 приведена схема ДУ-прототипа.

На фиг.2 показана схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 показаны переменные токи в схеме фиг.2 для положительной полуволны входного напряжения.

На фиг.4 показана схема фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторах ФГУП НПП «Пульсар».

На фиг.5 показана схема фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторах ФГУП НПП «Пульсар».

На фиг.6 показаны графики зависимости входного сопротивления ДУ-прототипа (фиг.4) и новой схемы (фиг.5) от частоты.

Предлагаемый дифференциальный усилитель (фиг.2) содержит входной дифференциальный каскад 1, первый 2 и второй 3 входы которого соединены с соответствующими входами дифференциального усилителя 4 и 5 и базами первого 6 и второго 7 выходных транзисторов, а первый 8 и второй 9 токовые выходы подключены к первому 10 и второму 11 токостабилизирующим двухполюсникам. Эмиттер первого 6 выходного транзистора связан со вторым 9 токовым выходом входного дифференциального каскада 1, а эмиттер второго 7 выходного транзистора соединен с первым 8 токовым выходом входного дифференциального каскада 1.

На фиг.2 коллекторы транзисторов 6 и 7 являются токовыми выходами заявляемого устройства 12 и 13, к которым могут быть подключены нагрузки 17 и 18 (фиг.3), а входной дифференциальный каскад 1 выполнен на транзисторах 14 и 15 и источнике тока 16.

Рассмотрим работу схемы фиг.3.

При подаче на вход 4 переменного напряжения u_вх в цепи входа 2 входного параллельно-балансного каскада 1 появляется приращение тока i_б14:

где i_э14 - приращение тока эмиттера транзистора 14 входного дифференциального каскада 1;

β₁₄ - коэффициент усиления по току базы транзистора 14 входного дифференциального каскада 1.

Причем

где

φ_т≈25 мВ - температурный потенциал;

I₁₆ - суммарный ток общей эмиттерной цепи транзисторов 14 и 15.

Таким образом

Так как в эмиттерную цепь каскада 1 включен источник не изменяющегося под действием сигнала тока I₁₆=I₀=const, то ток эмиттера и, следовательно, ток коллектора транзистора 15 будут связаны с током i_э14 следующими соотношениями:

где α₁₅≈0,98-0,99 - коэффициент усиления по току эмиттера транзистора 15 входного дифференциального каскада 1.

При этом токи в выходных узлах 8 и 9 будут иметь равную величину, но противоположные направления, а все приращение тока i_к15 передается в эмиттер транзистора 6:

Поэтому ток базы транзистора 6

Как следствие, во входном узле 4 произойдет вычитание двух близких по величине, но противоположных по направлению переменных токов i_б14 и i_б6:

Учитывая, что α₁₅≈0,98÷0,99≈1, а транзисторы в заявляемой схеме имеют близкие по величине коэффициенты усиления по току базы β₁₄≈β₆ из (7) получаем, что суммарный входной ток i_вх.4 и, следовательно, входная проводимость заявляемого устройства могут быть близки к нулю

где

Это является существенным преимуществом усилителя фиг.3.

С другой стороны, входная проводимость усилителя-прототипа фиг.1

Поэтому заявляемый усилитель имеет по сравнению с прототипом в N_вх раз большее входное сопротивление, где

Можно показать, что повышение R_вх в N_вх раз в заявляемом устройстве обеспечивается без снижения коэффициента усиления по напряжению K_у=u_вых/u_вх.

Действительно, в схеме фиг.3, так же как и в ДУ-прототипе фиг.1, для дифференциального выхода

где R_н.экв≈R₁₇+R₁₈ - эквивалентное сопротивление нагрузки.

Поэтому с учетом (2) можно для сравниваемых схем фиг.1 и фиг.3 найти произведение Q

Следовательно, обобщенный показатель качества в ДУ фиг.3 Q=K_уR_вх в N_вх раз больше, чем в ДУ-прототипе, где N_вх>>1.

Полученные выше аналитические оценки подтверждаются результатами компьютерного моделирования (фиг.6) схем фиг.4 и фиг.5 - заявляемый ДУ имеет в 21 раз большее значение входного сопротивления.

Источники информации

1. Алексеенко А.Г. Основы микросхемотехники. Элементы морфологии микроэлектронной аппаратуры / А.Г.Алексеенко. - Изд. 2-е, перераб. и доп. - М.: Сов. радио, 1977. - 408 с.

2. Проектирование и применение операционных усилителей / Под ред. Дж.Грэма, Дж.Тоби, Л.Хьюлсмана // Пер. с англ. В.И.Левина и И.М.Хейфеца под. ред. к.т.н. И.Н.Теплюка. - М.: Изд-во Мир, 1974.

3. Патент США №5.424.681, fig.8.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления широкополосных сигналов, в структуре аналоговых микросхем различного функционального назначения (операционных усилителях, непрерывных стабилизаторов напряжения, перемножителей сигналов и т.д.). Технический результат: увеличение входного сопротивления в широком диапазоне частот без ухудшения коэффициента усиления по напряжению. Дифференциальный усилитель (ДУ) содержит входной дифференциальный каскад (ДК) (1), первый (2) и второй (3) входы которого соединены с соответствующими входами (4) и (5) ДУ и базами первого (6) и второго (7) выходных транзисторов (Т), а первый (8) и второй (9) токовые выходы ДК (1) - подключены к первому (10) и второму (11) токостабилизирующим двухполюсникам. Эмиттер первого (6) выходного Т связан со вторым (9) токовым выходом ДК (1), а эмиттер второго (7) выходного Т соединен с первым (8) токовым выходом ДК (1). 6 ил.

Дифференциальный усилитель с повышенным входным сопротивлением, содержащий входной дифференциальный каскад (1), первый (2) и второй (3) входы которого соединены с соответствующими входами дифференциального усилителя (4) и (5) и базами первого (6) и второго (7) выходных транзисторов, а первый (8) и второй (9) токовые выходы подключены к первому (10) и второму (11) токостабилизирующим двухполюсникам, отличающийся тем, что эмиттер первого (6) выходного транзистора связан со вторым (9) токовым выходом входного дифференциального каскада (1), а эмиттер второго (7) выходного транзистора соединен с первым (8) токовым выходом входного дифференциального каскада (1).