ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ Российский патент 2010 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ДУ.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ДУ фиг.1, представленная в патенте фирмы Motorola (США) №4042886, которая также присутствует в большом числе других патентов [1-23].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_cм), зависящей от свойств его архитектуры.

Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения U_cм и его температурного дрейфа.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1, первый 2 токовый выход которого соединен с входом токового зеркала 3, второй 4 токовый выход связан с выходом токового зеркала 3 и входом 5 буферного усилителя 6, выходной транзистор 7 источника опорного тока, коллектор которого связан с общей эмиттерной цепью 8 входного дифференциального каскада 1, а эмиттер через первый 9 токостабилизирующий двухполюсник соединен с шиной источника питания 10, причем тип проводимости входного транзистора 11 буферного усилителя 6 совпадает с типом проводимости выходного транзистора 7 источника опорного тока, предусмотрены новые элементы и связи - база транзистора 7 источника опорного тока соединена со входом дополнительного неинвертирующего повторителя тока 12, выход которого подключен по переменному току к первому 2 токовому выходу входного дифференциального каскада 1.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1, п.2 и п.3, п.4 формулы изобретения.

На фиг.3 показаны схемы дифференциального усилителя - прототипа (левая часть) и заявляемого ДУ (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.4 приведены температурные зависимости напряжения смещения нуля схем фиг.3.

На фиг.5 приведена схема заявляемого устройства в соответствии с п.5 формулы изобретения.

Схема ДУ фиг.6 соответствует п.6 формулы изобретения.

На фиг.7 приведена схема ДУ по п.3 формулы изобретения. Ее отличие от схемы фиг.2 - другой узел 8, подключение базы транзистора 14.

Дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1, первый 2 токовый выход которого соединен с входом токового зеркала 3, второй 4 токовый выход связан с выходом токового зеркала 3 и входом 5 буферного усилителя 6, выходной транзистор 7 источника опорного тока, коллектор которого связан с общей эмиттерной цепью 8 входного дифференциального каскада 1, а эмиттер через первый 9 токостабилизирующий двухполюсник соединен с шиной источника питания 10, причем тип проводимости входного транзистора 11 буферного усилителя 6 совпадает с типом проводимости выходного транзистора 7 источника опорного тока. База транзистора 7 источника опорного тока соединена с входом дополнительного неинвертирующего повторителя тока 12, выход которого подключен по переменному току к первому 2 токовому выходу входного дифференциального каскада 1.

На фиг.2, в соответствии с п.2 формулы изобретения, первый токовый выход 2 входного дифференциального каскада 1 связан со входом токового зеркала 3 через первую 13 цепь смещения потенциалов. В соответствии с п.3 формулы изобретения дополнительный неинвертирующий усилитель тока 12 выполнен на первом вспомогательном транзисторе 14, включенном по схеме с общей базой. При этом база транзистора 14 подключена в частном случае к источнику питания Е_с.

Кроме этого, на фиг.2, в соответствии с п.4 формулы изобретения, эмиттер входного транзистора 11 буферного усилителя 6 связан с выходом 15 устройства через вторую 16 цепь смещения потенциалов, а выход 15 устройства подключен ко второму 17 токостабилизирующему двухполюснику.

На фиг.5, в соответствии с п.5 формулы изобретения, в схему введен транзистор терморадиационной компенсации 20, база которого соединена с базой первого 14 вспомогательного транзистора, а коллектор связан со вторым 4 токовым выходом входного дифференциального каскада 1.

На фиг.6, в соответствии с п.6 формулы изобретения, дополнительный неинвертирующий повторитель тока 12 выполнен на втором 23 и третьем 24 вспомогательных транзисторах, включенных по схеме с общей базой, базы которых соединены с базами первого 18 и второго 19 входных транзисторов, являющихся входами устройства.

Схема фиг.7 соответствует п.3 формулы изобретения.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_cм в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если ток двухполюсника 9 равен величине 2I_0, то ток общей эмиттерной цепи 8 (I₈) и входной ток неинвертирующего усилителя 12 (I_вх.12):

где I_б.р=I_э.i/β_i - ток базы n-p-n транзистора 7 (18, 19, 11) при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы n-p-n транзистора.

Поэтому выходные токи узлов 2 и 4, а также входной (I_вх.3) и выходной (I_вых.3) токи токового зеркала 3

Как следствие, разность токов в узле «A» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=2I_б.р - ток базы n-p-n транзистора 11 буферного усилителя 6. Подставляя (3)÷(6) в (7) находим, что разностный ток, определяющий U_см.1

Как следствие, при I_p=0 не требуется смещения нуля ДУ1 фиг.2 на величину U_см.1, подача которого на его входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_p в узле «A».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см.1, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см.1, так как разностный ток I_p в узле «A» создает U_см.1, зависящее от крутизны преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «A»:

где r_э18=r_э19 - сопротивления эмиттерных переходов входных транзисторов 18 и 19 дифференциального каскада 1.

Поэтому для схем фиг.1-фиг.2

где φ_т=26 мВ - температурный потенциал.

В ДУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см.1 получается на порядок больше (U_см.1=-1,2 мВ), чем в заявляемой схеме (U_см.1=-0,12 мВ).

Кроме этого, в схеме фиг.2 величина второй составляющей U_cм.2, обусловленной внутренней обратной связью в транзисторах 18 и 19, также существенно уменьшается. При этом условие минимизации этой составляющей (U_cм.2) определяются формулой:

где U₂, U₄ - статические напряжения на выходах 2 и 4.

Для обеспечения равенства (11) в схему вводится цепь смещения потенциалов 13.

Компьютерное моделирование схем фиг.3 подтверждает (фиг.4) данные теоретические выводы.

Если необходимо обеспечить симметрию амплитуд положительных и отрицательных полуволн выходного напряжения ДУ фиг.2, то следует ввести вторую цепь смещения потенциалов 16. В этом случае равенство (11) обеспечивается путем выбора напряжения на двухполюснике 13 с учетом статического напряжения на входе токового зеркала 3 (U_вх.3).

Для минимизации U_см.1 при повышенных температурах (t°>80°C) в схеме фиг.5 предусмотрен транзистор 20, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку 22, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через p-n переход 21 транзистора 14. Это существенно уменьшает производную dU_см/dT при t°>80°C.

Особенность схемы фиг.6 - реализация дополнительного неинвертирующего усилителя тока 12 на двух транзисторах 23 и 24 со специфическим установлением их статического режима по базовой цепи. При этом исключается источник Е_с (фиг.2).

В схеме фиг.7 также исключается источник смещения Е_с, что упрощает устройство в целом и уменьшает его общее энергопотребление.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №4042886.

2. Патент Японии JP 10032437.

3. Патент Японии JP 2005033558.

4. Патент США №4595883, fig.4.

5. Патентная заявка США №2005/0063270 А1, fig.2.

6. Патент США №5166638, fig.1.

7. Патент США №5537081, fig.3.

8. Патент США №6114904.

9. Патент Франции FR 2227574, fig.1, fig.3b, fig.4b.

10. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.159, операционные усилители 574УД3.

11. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.280, операционные усилители 1407УД3, 1416УД1.

12. Патент США №5365191, fig.9.

13. Патент США №5568090.

14. Патент США №4629997.

15. Патентная заявка США 2009/0021306, fig.2.

16. Патент США №4.223.276, fig.1, fig.2.

17. Патентная заявка США 2008/0061877, fig.6.

18. Патентная заявка США 2006/0202761.

19. Патент США №4338527, fig.3.

20. Патент Японии 54-37561, H03F 3/45, fig.2, fig.4.

21. Патент Японии 54004131.

22. Патент США №5144259, fig.1.

23. Патент США №6922105, fig.7.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями э.д.с. смещения нуля). Технический результат: уменьшение напряжения смещения нуля. Дифференциальный усилитель содержит входной дифференциальный каскад (ДК) (1), первый (2) токовый выход которого соединен со входом токового зеркала (ТЗ) (3), второй (4) токовый выход связан с выходом ТЗ (3) и входом (5) буферного усилителя (БУ) (6), выходной транзистор (Т) (7) источника опорного тока, коллектор которого связан с общей эмиттерной цепью (8) ДК (1), а эмиттер через первый (9) токостабилизирующий двухполюсник соединен с шиной источника питания (10), причем тип проводимости входного Т (11) БУ (6) совпадает с типом проводимости Т (7) источника опорного тока. База Т (7) источника опорного тока соединена со входом дополнительного неинвертирующего повторителя тока (12), выход которого подключен по переменному току к первому (2) токовому выходу ДК (1). 5 з.п. ф-лы, 7 ил.

1. Дифференциальный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1), первый (2) токовый выход которого соединен со входом токового зеркала (3), второй (4) токовый выход связан с выходом токового зеркала (3) и входом (5) буферного усилителя (6), выходной транзистор (7) источника опорного тока, коллектор которого связан с общей эмиттерной цепью (8) входного дифференциального каскада (1), а эмиттер через первый (9) токостабилизирующий двухполюсник соединен с шиной источника питания (10), причем тип проводимости входного транзистора (11) буферного усилителя (6) совпадает с типом проводимости выходного транзистора (7) источника опорного тока, отличающийся тем, что база транзистора (7) источника опорного тока соединена со входом дополнительного неинвертирующего повторителя тока (12), выход которого подключен по переменному току к первому (2) токовому выходу входного дифференциального каскада (1).

2. Дифференциальный усилитель по п.1, отличающийся тем, что первый токовый выход (2) входного дифференциального каскада (1) связан со входом токового зеркала (3) через первую (13) цепь смещения потенциалов.

3. Дифференциальный усилитель по п.1, отличающийся тем, что дополнительный неинвертирующий усилитель тока (12) выполнен на первом вспомогательном транзисторе (14), включенном по схеме с общей базой.

4. Дифференциальный усилитель по п.1, отличающийся тем, что эмиттер входного транзистора (11) буферного усилителя (6) связан с выходом (15) устройства через вторую (16) цепь смещения потенциалов, а выход (15) устройства подключен ко второму (17) токостабилизирующему двухполюснику.

5. Дифференциальный усилитель по п.3, отличающийся тем, что в схему введен транзистор терморадиационной компенсации (20), база которого соединена с базой первого (14) вспомогательного транзистора, а коллектор связан со вторым (4) токовым выходом входного дифференциального каскада (1).

6. Дифференциальный усилитель по п.1, отличающийся тем, что дополнительный неинвертирующий повторитель тока (12) выполнен на втором (23) и третьем (24) вспомогательных транзисторах, включенных по схеме с общей базой, базы которых соединены с базами первого (18) и второго (19) входных транзисторов, являющимися входами устройства.