КОМПЛЕМЕНТАРНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ на базе «перегнутых» каскодов [1-10], получившие широкое применение в микроэлектронных изделиях. Предлагаемое изобретение относится к данному типу устройств.

Наиболее близким по технической сущности к заявляемому устройству является схема (фиг.1), представленная в патенте РФ №2255416.

Существенный недостаток известного ДУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см.

Основная задача предлагаемого изобретения состоит в уменьшении U_см и его дрейфа.

Поставленная задача достигается тем, что в комплементарном дифференциальном усилителе фиг.1, содержащем входной каскад 1 с первым 2 и вторым 3 противофазными токовыми выходами, согласованными с первой 4 шиной источника питания, а также с третьим 5 и четвертым 6 противофазными токовыми выходами, согласованными со второй 7 шиной источника питания, первый 8 и второй 9 выходные транзисторы с объединенными базами, эмиттеры которых через первый 10 и второй 11 токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий 12 и четвертый 13 выходные транзисторы с объединенными базами, эмиттеры которых через третий 14 и четвертый 15 токостабилизирующие двухполюсники связаны со второй 7 шиной источника питания, первое токовое зеркало 16, вход которого соединен с коллектором первого 8 выходного транзистора, а выход подключен к коллектору второго 9 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-p входных транзисторах, второе токовое зеркало 18, вход которого соединен с коллектором четвертого 13 выходного транзистора, а выход подключен к коллектору третьего 12 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-р входных транзисторах, предусмотрены новые элементы и связи - объединенные базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала, а объединенные базы третьего 12 и четвертого 13 выходных транзисторов соединены со входом первого 16 токового зеркала.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 показана схема ДУ с выполнением транзисторов 8 и 9, 12 и 13 по схеме с перекрестными связями.

На фиг.4 и фиг.5 показаны схемы дифференциального усилителя-прототипа (фиг.4) и заявляемого ДУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.6 показаны результаты компьютерного моделирования схем фиг.4, фиг.5 - зависимость напряжения смещения нуля U_CM от температуры.

Комплементарный дифференциальный усилитель (фиг.2) содержит входной каскад 1 с первым 2 и вторым 3 противофазными токовыми выходами согласованными с первой 4 шиной источника питания, а также с третьим 5 и четвертым 6 противофазными токовыми выходами, согласованными со второй 7 шиной источника питания, первый 8 и второй 9 выходные транзисторы с объединенными базами, эмиттеры которых через первый 10 и второй 11 токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий 12 и четвертый 13 выходные транзисторы с объединенными базами, эмиттеры которых через третий 14 и четвертый 15 токостабилизирующие двухполюсники связаны со второй 7 шиной источника питания, первое токовое зеркало 16, вход которого соединен с коллектором первого 8 выходного транзистора, а выход подключен к коллектору второго 9 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-р входных транзисторах, второе токовое зеркало 18, вход которого соединен с коллектором четвертого 13 выходного транзистора, а выход подключен к коллектору третьего 12 выходного транзистора и входу буферного усилителя 17 на n-p-n и р-n-р входных транзисторах. В качестве буферного усилителя (БУ) 17 используется классическая схема БУ, представленная в ОУ-прототипе. Объединенные базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала, а объединенные базы третьего 12 и четвертого 13 выходных транзисторов связаны со входом первого 16 токового зеркала.

Кроме этого, на чертеже фиг.2, в соответствии с п.2 формулы изобретения, базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала через первую 19 цепь согласования потенциалов, а базы третьего 12 и четвертого 13 выходных транзисторов связаны со входом первого 16 токового зеркала через вторую 20 цепь согласования потенциалов.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2.

Если токи двухполюсников 10, 11, 14, 15, 23 и 24 равны величине 210, то токи эмиттеров и коллекторов транзисторов схемы:

где I_б.i=I_э.i/β_i - ток базы i-го n-p-n (I_б.p) или p-n-р (I_б.n) при эмиттерном токе I_э.i=I₀;

β_i - коэффициент усиления по току базы i-го транзистора.

Поэтому входные (I_вх.16, I_вх.18) и выходные (I_вых.18, I_вых.16) токи токовых зеркал 16 и 18

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=2I_б.n-2I_б.p - ток базы n-p-n и p-n-р входных транзисторов буферного усилителя 17.

Подставляя (1)÷(6) в (7) находим разностный ток, определяющий U_см ДУ:

Как следствие, при I_р=0 не требуется смещения нуля ДУ (фиг.2) на величину U_см, подача которого на его входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_p в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_p в узле «А» создает U_см, зависящее от крутизны преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

где r_э21=r_э22=r_э25=r_э26 - сопротивления эмиттерных переходов входных транзисторов 21, 22 и 25, 26 дифференциального каскада 1.

Поэтому для схем фиг.1-2

где φ_т=26 мВ - температурный потенциал.

В ДУ-прототипе I_p≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше (U_см=160 мкВ), чем в заявляемой схеме (U_см=-7,4 мкВ).

Перекрестные связи в коллекторных цепях транзисторов 8, 9, 12, 13 (фиг.3) способствуют стабилизации общего статического режима схем при больших амплитудах входного сигнала ОУ.

Компьютерное моделирование схем фиг.4-5 подтверждает данные теоретические выводы (фиг.6).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Библиографический список

1. Патент США №6114234.

2. Патент США №5091701, fig.1.

3. Патент США №5140280.

4. Патент США №5786729.

5. Патент США №6448853.

6. Патент США №4390850.

7. Патент США №5327100, fig.2.

8. Патент США №64383382, fig.2, fig.1.

9. Патент США №5374897.

10. Патент США №6529076.

11. Патент США №5627495, fig.2.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля). Технический результат: уменьшение U_см и его дрейфа. Комплементарный дифференциальный усилитель, содержащий входной каскад (1) с первым (2) и вторым (3) противофазными токовыми выходами, согласованными с первой 4 шиной источника питания, а также с третьим (5) и четвертым (6) противофазными токовыми выходами, согласованными со второй (7) шиной источника питания, первый (8) и второй (9) выходные транзисторы с объединенными базами, эмиттеры которых через первый (10) и второй (11) токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий (12) и четвертый (13) выходные транзисторы с объединенными базами, эмиттеры которых через третий (14) и четвертый (15) токостабилизирующие двухполюсники связаны со второй (7) шиной источника питания, первое токовое зеркало (16), вход которого соединен с коллектором первого (8) выходного транзистора, а выход подключен к коллектору второго (9) выходного транзистора и входу буферного усилителя (17) на n-p-n и р-n-р входных транзисторах, второе токовое зеркало (18), вход которого соединен с коллектором четвертого (13) выходного транзистора, а выход подключен к коллектору третьего (12) выходного транзистора и входу буферного усилителя (17) на n-p-n и p-n-р входных транзисторах. Объединенные базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала, а объединенные базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала, 1 з.п. ф-лы, 6 ил.

1. Комплементарный дифференциальный усилитель, содержащий входной каскад (1) с первым (2) и вторым (3) противофазными токовыми выходами, согласованными с первой (4) шиной источника питания, а также с третьим (5) и четвертым (6) противофазными токовыми выходами, согласованными со второй (7) шиной источника питания, первый (8) и второй (9) выходные транзисторы с объединенными базами, эмиттеры которых через первый (10) и второй (11) токостабилизирующие двухполюсники связаны с первой (4) шиной источника питания, третий (12) и четвертый (13) выходные транзисторы с объединенными базами, эмиттеры которых через третий (14) и четвертый (15) токостабилизирующие двухполюсники связаны со второй (7) шиной источника питания, первое токовое зеркало (16), вход которого соединен с коллектором первого (8) выходного транзистора, а выход подключен к коллектору второго (9) выходного транзистора и входу буферного усилителя (17) на n-р-n и p-n-р входных транзисторах, второе токовое зеркало (18), вход которого соединен с коллектором четвертого (13) выходного транзистора, а выход подключен к коллектору третьего (12) выходного транзистора и входу буферного усилителя (17) на n-p-n и р-n-р входных транзисторах, отличающийся тем, что объединенные базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала, а объединенные базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала.

2. Устройство по п.1, отличающееся тем, что базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала через первую (19) цепь согласования потенциалов, а базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала через вторую (20) цепь согласования потенциалов.