ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами.

Особое место занимают дифференциальные операционные усилители (ОУ) с активной нагрузкой, обеспечивающей непосредственное управление двухтактным буферным усилителем. Такие ОУ имеют одноканальную структуру передачи сигнала по цепи общей отрицательной обратной связи и характеризуются меньшими фазовыми искажениями сигнала, более высокими показателями, характеризующими устойчивость ОУ.

Предлагаемое изобретение относится к классу ОУ на базе несимметричных входных каскадов [1-11], которые до сих пор находили применение только в устройствах с низкими требованиями к стабильности нулевого уровня.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №4.415.868, fig.3, которая также присутствует в большом числе других патентов и монографий, например [1-11], имеющих в качестве цепи нагрузки входных транзисторов токовые зеркала с несимметричным включением (по отношению к входному каскаду).

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предполагаемого изобретения состоит в уменьшении абсолютного значения U_см, а также его температурного и радиационного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 общей эмиттерной цепи, первый токостабилизирующий двухполюсник 5, связанный со входом 4 общей эмиттерной цепи входного дифференциального каскада 1, токовое зеркало 6, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход соединен с базой входного транзистора 7 буферного усилителя 8, второй 9 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи: в схему введены первый 10 и второй 11 дополнительные транзисторы, базы которых подключены к первому 5 токостабилизирующему двухполюснику, коллектор первого 10 дополнительного транзистора связан с выходом токового зеркала, а эмиттер подключен ко второму 9 токостабилизирующему двухполюснику, коллектор второго 11 дополнительного транзистора связан с эмиттером входного транзистора 7 буферного усилителя 8 и выходом устройства, а эмиттер соединен со вспомогательным двухполюсником 12.

Схема усилителя-прототипа показана на фиг.1.

На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.

Схема ОУ, соответствующая п.2 формулы изобретения, показана на фиг.3.

На фиг.4 представлена схема заявляемого ОУ, соответствующая п.3 формулы изобретения.

На фиг.5 и фиг.6 показаны схемы дифференциального ОУ-прототипа (фиг.5) и заявляемого ОУ (фиг.6) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.7 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.5 и фиг.6.

На фиг.8 показана схема фиг.4 в среде PSpice.

На фиг.9 приведены результаты компьютерного моделирования U_см схем фиг.5 и фиг.8.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 общей эмиттерной цепи, первый токостабилизирующий двухполюсник 5, связанный со входом 4 общей эмиттерной цепи входного дифференциального каскада 1, токовое зеркало 6, вход которого связан с первым 2 токовым выходом входного дифференциального каскада 1, а выход соединен с базой входного транзистора 7 буферного усилителя 8, второй 9 токостабилизирующий двухполюсник. В схему введены первый 10 и второй 11 дополнительные транзисторы, базы которых подключены к первому 5 токостабилизирующему двухполюснику, коллектор первого 10 дополнительного транзистора связан с выходом токового зеркала, а эмиттер подключен ко второму 9 токостабилизирующему двухполюснику, коллектор второго 11 дополнительного транзистора связан с эмиттером входного транзистора 7 буферного усилителя 8 и выходом устройства, а эмиттер соединен со вспомогательным двухполюсником 12. Входной дифференциальный каскад 1 реализован на транзисторах 13 и 14.

Кроме этого на фиг.3, в соответствии с п.2 формулы изобретения, первый 5 токостабилизирующий двухполюсник, а также базы первого 10 и второго 11 дополнительных транзисторов связаны со входом 4 общей эмиттерной цепи входного дифференциального каскада 1 через цепь смещения потенциалов 15.

На фиг.4, в соответствии с п.3 формулы изобретения, эмиттеры первого 10 и второго 11 дополнительных транзисторов связаны друг с другом, а второй 3 токовый выход входного дифференциального каскада 1 соединен с шиной источника положительного питания через цепь смещения потенциалов 16. При этом для реализации режима работы класса «АВ» выходного каскада в схему введен транзистор 17 и р-n переход 18, а цепь смещения потенциалов 15 выполнена в виде резистора. Введение цепи смещения потенциалов 15 позволяет получить двуполярное выходное напряжение ОУ с амплитудами, незначительно отличающимися от напряжений питания.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если ток двухполюсника 5 равен величине 2I₀, а двухполюсников 9 и 12 - величине I₀, то токи эмиттеров и коллекторов транзисторов схемы

где I_б.i=I_э.i/β_i - ток базы n-p-n (I_б.р) или p-n-р (I_б.n) транзисторов при эмиттерном токе I_э.i=I₀;

I_вх.6=I_вых.6 - входной и выходной токи токового зеркала 6;

β_i - коэффициент усиления по току базы транзисторов схемы.

Поэтому разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.7=I_б.р - ток базы n-p-n транзистора 7.

Таким образом, в заявляемом устройстве при выполнении условия (5) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения u_вх ОУ в выходной ток узла «А»

где r_э13=r_э14 - сопротивления эмиттерных переходов входных транзисторов 13 и 14 входного дифференциального каскада 1.

Поэтому для схемы фиг.2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше, чем в заявляемой схеме.

Компьютерное моделирование схем фиг.5, фиг.6 и фиг.8 подтверждает (фиг.7, фиг.9) данные теоретические выводы.

Несмотря на существенное уменьшение β транзисторов вследствие радиационных воздействий, предлагаемый ОУ и в этих условиях имеет меньшее напряжение смещения нуля, чем ОУ-прототип.

Замечательная особенность предлагаемой схемы - низкая чувствительность напряжения смещения нуля (U_см) к одновременному изменению под действием температуры или радиации токов , устанавливающих статический режим транзисторов ОУ.

Включение двухполюсника 16 (фиг.4) способствует симметрированию режимов работы входного дифференциального каскада 1.

Амплитуда отрицательной полуволны () выходного напряжения ОУ фиг.3 и фиг.4 определяется падением напряжения U₁₅ в статическом режиме на двухполюснике 15

Однако для низковольтных применений допускается иметь U₁₅=0.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока, имеет двухтактную схему, более широкий частотный диапазон и может использоваться в качестве IP-модулей современных систем на кристалле.

Библиографический список

1. Патент США №4.415.868, fig.3.

2. Патент ФРГ №2928841, fig.3.

3. Патент Японии JP 54-34589, кл. 98 (5) А014.

4. Патент Японии JP 154-10221, кл. H03F 3/45.

5. Патент Японии JP 54-102949, кл. 98 (5) А21.

6. Патент США №4.366.442, fig.2.

7. Патент США №6.426.678.

8. Патентная заявка США 2007/0152753, fig.5с.

9. Патент США №6.531.920, fig.4.

10. Патент США №4.262.261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис. 9.3 (стр.235).

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и решающих усилителях с малыми значениями э.д.с. смещения нуля). Технический результат: уменьшение абсолютного значения U_см, а также его температурного и радиационного дрейфа. Дифференциальный операционный усилитель (ДОУ) содержит входной дифференциальный каскад (ДК) (1) с первым (2) и вторым (3) токовыми выходами и входом (4) общей эмиттерной цепи, первый токостабилизирующий двухполюсник (ТД) (5), связанный со входом (4) общей эмиттерной цепи ДК (1), токовое зеркало (6), вход которого связан с первым (2) токовым выходом ДК (1), а выход соединен с базой входного транзистора (Т) (7) буферного усилителя (8), второй ТД (9). В схему введены первый (10) и второй (11) дополнительные Т, базы которых подключены к первому ТД (5), коллектор первого Т (10) связан с выходом токового зеркала (6), а эмиттер подключен ко второму ТД (9), коллектор второго Т (11) связан с эмиттером входного Т (7) буферного усилителя (8) и выходом ДОУ, а эмиттер соединен со вспомогательным ТД (12). 2 з.п. ф-лы, 9 ил.

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами и входом (4) общей эмиттерной цепи, первый токостабилизирующий двухполюсник (5), связанный со входом (4) общей эмиттерной цепи входного дифференциального каскада (1), токовое зеркало (6), вход которого связан с первым (2) токовым выходом входного дифференциального каскада (1), а выход соединен с базой входного транзистора (7) буферного усилителя (8), второй (9) токостабилизирующий двухполюсник, отличающийся тем, что в схему введены первый (10) и второй (11) дополнительные транзисторы, базы которых подключены к первому (5) токостабилизирующему двухполюснику, коллектор первого (10) дополнительного транзистора связан с выходом токового зеркала, а эмиттер - подключен ко второму (9) токостабилизирующему двухполюснику, коллектор второго (11) дополнительного транзистора связан с эмиттером входного транзистора (7) буферного усилителя (8) и выходом устройства, а эмиттер - соединен со вспомогательным токостабилизирующим двухполюсником (12).

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что первый (5) токостабилизирующий двухполюсник, а также базы первого (10) и второго (11) дополнительных транзисторов связаны со входом (4) общей эмиттерной цепи входного дифференциального каскада (1) через цепь смещения потенциалов (15).

3. Дифференциальный операционный усилитель по п.1, отличающийся тем, что эмиттеры первого (10) и второго (11) дополнительных транзисторов связаны друг с другом.