Дифференциальный усилитель Советский патент 1985 года по МПК H03F3/45 

Изобретение относится к радиоэлектронике и может йспойьзоват;ься в быстродействующих аналоговых блоках. Известен дифференциальньй усилитель, содержащий входной дифференциальный каскад, выполненный на двух транзисторах, эмиттеры которых через резисторы соединены с генератором тока, а коллекторы - с входами соответствуюпщх повторителей напряжения, выходы которых соединены через отражатель тока, выход которого подключен к каскаду усиления по напряжению ClL Однако в дифференциальном усилителе высокое быстродействие достигается благодаря включению форсирующих конденсаторов , что значительно усложняет схему при итегральной технологии изготовления. Наиболее близким к изобретению по технической С5тцности является дифференциальный усилитель, содержащий входной дифференциальный каскад, выполненньш на первом и втором транзисторах, имеющих одну структуру, с генератором тока в общей эмиттерной цепи, коллекторы которых соединены с катодами соответственно первого и второго диодов и базами соответственно третьего и четвертого транзисторов, имеющих другую структуру, причем коллектор четвертого транзистора соединен с входом отражателя тока, выход которого подключен к коллектору третьего транзистора и является выходом дифференциального усилителя 2, Однако в известном дифференциаль ном усипителе быстродействие огра ничено режимным током покоя схемы. Цель изобретения - повьшение быстродействия . Для достижения поставленной цели в дифференциальньй усилитель, содер жащий входной дифференциальный каскад, выполненный на первом и втором транзисторах, имеющих одну структуру, с генератором тока в общей эмит терной цепи, коллекторы которых соединены с катодами соответственно первого и второго диодов и базами соответственно третьего и четвертого транзисторов, имеющих другу Структуру, причем коллектор четвертого транзистора соединен с входом отражателя тока, выход которого под ключен к коллектору третьего транзистора и является выходом дифференциального усилителя, введены пятый и щестой транзисторы, структура которых соответствует структуре первого транзистора, третий и четвертый диоды, первый и второй резисторы, первые выводы которых подключены к соответствующей шине источника питания, а вторые выводы - к анодам соответственно третьего и четвертого диодов, катоды которых соединены с анодами соответственно первого и второго диодов, при этом вторые выводы первого и второго резисторов соединены с базами соответственно пятого и шестого транзисторов, включенных по схеме с общим коллектором, эмиттеры которых соединены с коллекторами соответственно четвертого и третьего транзисторов. На чертеже представлена принципиальная электрическая схема дифференциального усилителя (ДУ ). Усилитель содержит входной дифференциальный каскад, выполненный на первом и втором транзисторах I и 2, третий, четвертый, пятьй и шестой транзисторы 3-6, первый, второй, третий и четвертьй диоды 7-10, первьй и второй резисторы II и 12, генератор 13 тока, отражатель 14 тока, а также резисторы 15 и 16. Усилитель работает следующим.образом. Б отсутствие входного сигнала ток генератора 13 тока делится поровну между плечами дифференциального каскада (ДК). При равенстве резисторов 15 и 16 и первого и второго резисторов 1I и 12 напряжения на анодах третьего и четвертого диодов 9 и 10 и катодов первого и второго диодов 7 и 8 равны между собой, вследствие чего ток, протекающий через четвертьй и пятый транзисторы 4 и 5 равен току, протекающему через третий и шестой транзисторы 3 и 6, и равен (при равенстве площадей эмиттерных переходов третьего, четвертого, пятого и шестого транзисторов 3-6 и переходов первого, второго, третьего и четвертого диодов 7-10) половине тока генератора 13. При подаче на вход дифференциального усилителя крутого перепада напряжения происходит перераспределение тока генератора 13 между плечами ДК, что приводит к изменению напряжений на базах третьего, четвер31того, пятого и шестого транзисторов 3-6, в результате этого ток в одной паре этих транзисторов 3 и 6 резко возрастает (ток увеличивается на несколько порядков и ограничивается только величиной первого и второго резисторов 11 и 12), а ток в другой паре транзисторов 4 и 5 умень шается -до нуля. Вследствие этого разница между коллекторньм током третьего транзистора 3 и выкодным .током отражателя 14 тока значительно (на несколько порядков) превьшает ток покоя схемы, и скорость пере,заряда суммарной емкости на нагруз:ке ДУ, определяющая максимальную ;скорость нарастания выходного напряжения, в предложенной схеме на порядок превышает скорость перезаряда аналогичной емкости в известных операционных усилителях. Рё зисторы 15

-О -I/,

СО 24 и 16 необходимы для установления требуемого коэффициента усиления и формирования однополюсной амплитудно-частотной характеристики операционного усилителя. В предлагаемом дифференциальном усилителе первый и второй.диоды выполнены на транзисторах, структура которых соответствует структуре третьего и четвертого транзисторов. Использование предлагаемого схемного решения позволяет обеспечить высокую скорость передачи обоих фронтов импульса при малом токе потреб ления и, кроме того, приводит к уменьшению входного тока и увеличению его входного сопротивления, являющихся важнейшими параметрами операционных усилителей, в которых может исполь- зоваться предлагаемый дифференциальньй усилитель.

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий входной дифференциальный каскад, вьшолненный на первом и втором транзисторах, имеющих одну структуру, с генератором тока в общей эмиттерной цепи, коллекторы которых соединены с катодами соответственно первого и второго диодов и базагвд соответственно третьего и четвертого транзисторов, имеющих другую структуру, причем коллектор четвертого транзистора соединен с входам. отражателя тока, выход которого подключен к коллектору третьего транзистора и является выходом дифференциального усилителя, отличающийся тем, что, с целью повьше1{ия быстродействия, в него введены пятый и шестой TpaHSHCToi&i, структура которых соответствует структуре первого транзистора, третий и четвертый диоды, первый и второй резисторы, первые выводы.которых подключены к соответствую1цей шине источника питания, а вторые выводы к анодам соответствеино третьего и четвертого диодов, катоды которых g (О соединены с анодами соответственно первого и второго диодов, при этом вторые выводы первого и второго реС зисторов соединены с базами соответственно пятого и шестого транзисторов, включенных по схеме с общим коллектором, змиттеры которых соединены с коллекторами соответственно четвертого и третьего трано зисторов . 00 tSd