ДВУХКАНАЛЬНАЯ СИСТЕМА ТЕЛЕВИДЕНИЯ Российский патент 2011 года по МПК H04N11/04 

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания параллельно двух телеканалов на одной несущей частоте.

За пототип принята "Система телевидения" [1], содержащая на передающей стороне один Фотоэлектрический преобразователь /ФЭП/, формирующий три аналоговых сигнала основных цветов R, G, В одного телеканала, три АПП видеосигнала, два АЦП сигнала, звука, задающий генератор синусоидальных колебаний и синтезатор частот, три кодера, формирователь кодов, два самоходных распределителя импульсов /СРИ/, передатчик радиосигналов из одного канала, на приемной стороне содержащая блок управления, тракт приема и обработки кодов видеосигналов, плоскопанельный светодиодный экран, канал формирования управляющих сигналов и два канала звукового сопровождения. Тракт приема и обработки кодов видеосигналов включает блок приема радиосигналов, усилитель радиочастоты и двухполярный амплитудный детектор, и один канал обработки кодов видеосигналов в составе канала сигнала R, канала сигнала G и канала сигнала В. Канал сигнала R включает первый формирователь импульсов, первый приемный регистр, регистр R, декодер, блок удвоения кодов, накопитель кодов кадра и формирователь управляющих сигналов, канал сигнала G включает регистр G, декодер, блок удвоения кодов, накопитель кодов кадра и формирователь управляющих сигналов, канал сигнала В включает второй формирователь импульсов, второй приемный регистр, регистр В, декодер, блок удвоения кодов, накопитель кодов кадра и формирователь управляющих сигналов. Недостатком системы прототипа является цифровое телевещание одного телеканала.

Цель изобретения - выполнение системой телевидения параллельного формирования кодов видеосигналов двух телеканалов, передачу и прием их на одной несущей частоте.

Техническим результатом является цифровое телевещание системой телевидения параллельно двух телеканалов применением разделения сигналов их кодов по полярному признаку.

Сущность изобретения в том, что в систему телевидения, содержащую на передающей стороне один фотоэлектрический преобразователь /ФЭП/, три АЦП видеосигнала, два АЦП сигнала звука, генератор синусоидальных колебаний и синтезатор частот, формирователь кодов, два самоходных распределителя импульсов /СРИ/, два ключа и передатчик радиосигнала, на приемной стороне блок управления, тракт приема и обработки кодов видеосигналов, включающий блок приема радиосигнала, усилитель радиочастоты, двухполярный амплитудный детектор и один канал обработки кодов цветовых сигналов R₁, G₁, B₁, один плоскопанельный экран, канал формирования управляющих сигналов и два канала звукового сопровождения, вводятся на передающей стороне второй ФЭП, вторые три АЦП видеосигнала, вторые три кодера, на приемной стороне второй канал обработки цветовых сигналов R₂, G₂, B₂ второго телеканала и второй плоскопанельный экран. На передающей стороне в обоих телеканалах применяется видеорежим: 700_отсч × 1000_стр × 25 Гц, где 700 - число кодируемых отсчетов в строке, 1000 - число кодируемых строк в кадре, 25 Гц - частота кадров. Частота дискретизации при аналого-цифровом преобразовании составляет: f_д = 25 Гц × 1000 × 700=17.5 МГц, частота строк: 25 Гц × 1000_стр = 25 кГц. При формировании цифрового изображения всегда будут последовательно идущие коды, равные по величине, и чем выше частота дискретизации, тем равных кодов будет больше. Для сжатия видеоинформации каждого цветового сигнала применяется свой кодер с общим коэффициентом сжатия 4. При сжатии потока кодов в четыре раза частота дискретизации на выходе каждого кодера составляет 4,375 МГц После кодеров существует два потока кодов: первый - поток кодов первого телеканала, включающий девятиразрядные коды цветовых сигналов R₁, G₁, B₁, второй - поток кодов второго телеканала из девятиразрядных кодов цветовых сигналов R₂, G₂, B₂. Следующий за кодерами формирователь кодов из потоков кодов обоих телеканалов выдает на выходе один поток кодов, в котором единицы кодов первого телеканала представляются положительными полусинусоидами, единицы кодов второго телеканала представляются отрицательными полусинусоидами. Тактовая частота синусоидальных колебаний в формирователе кодов составляет: f_т - 4.375 МГц × 27_разр = 118,125 МГц, где 4,375 МГц - частота дискретизации кодов после кодеров, 27 - число разрядов в каждом суммарном коде /9×3/ выходного потока с формирователя кодов.

Период следования кодов 228 нс период следования разрядов в коде 8,5 нс Несущая частота в передатчике применяется

f_н = 118,125 МГц × 15=1771,875 МГц.

Верхняя боковая частота f_нв=1771,875+118,125=1890 МГц, нижняя боковая частота f_нн=1771,875-118,125=1653,75 МГц. На приемной стороне декодеры 100% восстанавливают потоки кодов каждого цвета, затем число отсчетов в каждой строке удваивается с 700 до 1400 и воспроизводятся два видеорежима 1400_отсч × 1000_стр × 25 Гц.

Разрешение кадра при воспроизведении изображения в каждом канале составляет 1400×1000=1,4×10⁶ пикселов.

Передающая сторона на фиг.1, структура цифрового потока на фиг.2, кодер на фиг.3, диаграмма работы кодера на фиг.4, формирователь кодов на фиг.5, приемная сторона на фиг.6, спектр амплитудно-модулированного сигнала на фиг.7, двухполярный амплитудный детектор на фиг.8, декодер на фиг.9, блок удвоения отсчетов на фиг.10, накопитель кодов кадра на фиг.11, блок регистров на фиг.12, 13, блок выделения ССИ /КСИ/ на фиг.14, временные диаграммы работы системы на фиг.15, общий вид элемента матрицы на фит.16, излучающая ячейка на фиг.17, расположение матриц в экране на фиг.18.

Передающая сторона включает /фиг.1/ первый ФЭП 1, являющийся датчиком сигналов трех основных цветов R₁, G₁, B₁ первого телеканала и содержащий объектив 2, в фокальной плоскости которого расположена фоточувствительная сторона первой матрицы ПЗИ 3 и прибора с зарядовой инжекцией из трехслойного КМОП-датчика ([2] с.552, [3] с.832-835), с оптическим разрешением 1400×1000, обеспечивающая 24-битную глубину цвета, с первого по третий выходы матрицы ПЗИ 3 подключены к входам первого-третьего предварительных усилителей 4, 5, 6, выходы которых являются выходами первого ФЭП 1. Передающая сторона включает второй ФЭП 7, являющийся датчиком сигналов трех основных цветов R₂, G₂, B₂ второго телеканала и содержащий объектив 8, в фокальной плоскости которого расположена фоточувствительная сторона второй матрицы ПЗИ 9, идентичной первой матрице ПЗИ 3. Выходы матрицы ПЗИ 9 подключены к входам четвертого-шестого предварительных усилителей 10, 11, 12, выходы которых являются выходами второго ФЭП 7. Передающая сторона включает первый 13, второй 14 и третий 15 АЦП видеосигнала, преобразующие аналоговые видеосигналы первого телеканала в 8-разрядные коды, первый АЦП 16 сигнала звука первого телеканала включает четвертый 17, пятый 18 и шестой 19 АЦП видеосигнала, преобразующие видеосигналы второго телеканала в 8-и разрядные коды, и второй АЦП 20 сигнала звука включает первый 21, второй 22, третий 23 кодеры, входы которых подключены соответственно к выходам АЦП 13, 14, 15 первого канала, включает четвертый 24, пятый 25 и шестой 26 кодеры, входы которых подключены соответственно к выходам АЦП 17, 18, 19 второго канала. Передающая сторона включает формирователь 27 кодов, последовательно соединенные задающий генератор 28 синусоидальных колебаний со стабильностью 10^-7 и синтезатор 29 частот, первый 30 и второй 31 ключи, первый самоходный распределитель 32 импульсов /СРИ/ ([4] с.269, 274), формирующий код строчных синхроимпульсов из 27 единиц /ССИ/, второй СРИ 33, формирующий код кадрового синхроимпульса /КСИ/ из 27 единиц, и передатчик 34 радиосигналов, включающий последовательно соединенные усилитель 35 несущей частоты 1771,875 МГц, амплитудный модулятор 36 и выходной усилитель 37. Амплитудный модулятор 36 состоит из последовательно соединенных кольцевого модулятора и полосового фильтра [5 с.234]. В кольцевом модуляторе появляется несущая частота, полосовой фильтр отфильтровывает нижнюю боковую частоту 1653,75 МГц, верхняя боковая частота 1890 МГц с информацией кодов первого канала R₁, G₁, B₁ и кодов R₂, G₂, B₂ второго канала поступает в выходной усилитель 37. При стабильности несущей 10^-7 занимаемая полоса в эфире составляет ± 189 Гц или 378 Гц. АЦП 13-15 и 17-19 видеосигналов выполнены идентично и принимаются без изменений, как в аналоге [6 с. 9, фиг.3]. АЦП 16 и 20 сигнала звука выполнены, идентично как в аналоге [6 с. 9, фиг.4]. АЦП 16, 20 преобразуют звуковые сигналы в 16-и разрядные коды, поступающие с частотой дискретизации 75 кГц /25 кГц × 3/ на третий и четвертый информационные входы формирователя 27 кодов /фиг.1/. Кодеры 21-26 идентичны, каждый включает /фиг.3/ последовательно соединенные регистр 38, схему 39 сравнения /компаратор/, счетчик 40 импульсов и дешифратор 41, последовательно соединенные блок 42 элементов задержек, блок 43 ключей и буферный накопитель 44 кодов кадра. Информационными входами являются поразрядно объединенные первый-восьмой входы регистра 38. первые 1-8 входы схемы 39 сравнения и входы блока 42 элементов задержек. Выходами являются первый-девятый выходы буферного накопителя 44 кодов кадра, объем которого составляет 200×10³ девятиразрядных кодов. Управляющим входом является управляющий вход /4,375 МГц/ блока 44. Формирователь 27 кодов включает /фиг.5/ четыре канала, первый и второй каналы идентичны. Первый канал включает последовательно соединенные первый блок 45 элементов И из 27 элементов И, первый 46 и второй 47 элементы ИЛИ, первый выходной ключ 48 и первый СРИ 49, второй канал включает второй блок 50 элементов И из 27 элементов И, третий 51 и четвертый 52 элементы ИЛИ, второй выходной ключ 53 и второй СРИ 54. Третий канал включает третий блок 55 элементов И из 16 элементов И, пятый элемент 56 ИЛИ и третий СРИ 57, четвертый канал включает четвертый блок 58 элементов И из 16 элементов И, шестой элемент 59 ИЛИ и четвертый СРИ 60. Формирователь 27 кодов включает первый 61, второй 62, третий 63 ключи и последовательно соединенные счетчик 64 импульсов и дешифратор 65. Информационными входами блока 27 являются: первым - первые /с первого по 27/ входы элементов И блока 45, вторым - первые /с первого по 27/ входы элементов И блока 50, третьим - первые /с первого по 16/ входы элементов И блока 55, четвертым - первые /с первого по 16/ входы элементов И блока 58, пятым - сигнальный вход третьего ключа 63, шестым - третий вход четвертого элемента ИЛИ 52. Первым выходом блока 27 являются объединенные выходы выходных ключей 48, 53, вторым - третий выход дешифратора 65. подключенный к входу СРИ 32. Управляющими входами блока 27 являются: первым - объединенные входы ключей 61, 62 и счетный вход счетчика 64 импульсов, вторым - объединенные сигнальные входы выходных ключей 48, 53, третьим - управляющий вход U₀ счетчика 64 импульсов, четвертым - управляющий вход третьего ключа 63 /U/. Первый выход дешифратора 65 подключен к первому управляющему входу U_от ключа 61, второй выход дешифратора 65 подключен к второму управляющему входу U_З ключа 61 и к первому управляющему входу U_от - ключа 62, третий выход дешифратора 65 подключен к второму управляющему входу U_з ключа 62 и является вторым выходом блока 27, подключенным к входу СРИ 32 /Фиг.1/. Вторые входы элементов И в блоках 45, 50, 55, 58 подключены соответственно к выходам СРИ 49, 54, 57, 60, каждый из которых имеет по 27 выходов. Выходы СРИ 57, 60 с первого по шестнадцатый подключены к вторым входам элементов И в блоках 55, 58, а остальные выходы с 17-го по двадцать седьмой свободны. Выход первого ключа 61 подключен к входам СРИ 49, 54, выход ключа 62 подключен к входам СРИ 57, 60. Вход третьего ключа 63 является пятым информационным входом блока 27, а выход ключа 63 подключен к третьему входу второго элемента ИЛИ 47. Приемная сторона включает /Фиг.6/ антенну, блок 66 управления /выбор каналов/, тракт приема и обработки кодов видеосигналов, канал формирования управляющих сигналов, первый и второй плоскопанельные экраны и два идентичных канала звукового сопровождения. Тракт приема и обработки кодов видеосигналов производит прием кодов первого телеканала /R₁, G₁, B₁/, прием кодов второго телеканала /R₂, G₂, B₂/ и включает последовательно соединенные блок 67 приема радиосигналов, усилитель 68 радиочастоты и двухполярный амплитудный детектор 69, первый канал обработки кодов видеосигналов, который включает последовательно соединенные первый формирователь 70 импульсов, первый приемный регистр 71, содержащий двадцать семь разрядов, и три канала: канал сигнала R₁, канал сигнала G₁, канал сигнала B₁. Канал сигнала R₁ включает последовательно соединенные регистр 72 R₁, декодер 73, блок 74 удвоения /обработки/ кодов, накопитель 75 кодов R₁ кадра и блок 76 импульсных усилителей, канал сигнала G₁ включает последовательно соединенные регистр G₁ 77, декодер 78, блок 79 удвоения кодов, накопитель 80 кодов G₁ кадра и блок 81 импульсных усилителей, канал сигнала В₁ включает последовательно соединенные регистр В₁ 82, декодер 83, блок 84 удвоения кодов, накопитель 85 кодов В₁ кадра и блок 86 импульсных усилителей. Выходы блоков 76, 81, 86 подключены к соответствующим входам первого плоскопанельного экрана 87.

Второй канал обработки кодов видеосигналов включает последовательно соединенные второй формирователь 88 импульсов, второй приемный регистр 89 и три канала: канал сигнала R₂ канал сигнала G₂, канал сигнала B₂, канал сигнала R₂ включает последовательно соединенные регистр R₂ 90, декодер 91, блок 92 удвоения кодов, накопитель кодов R₂ кадра 93 и блок 94 импульсных усилителей, содержащий импульсных усилителей по числу выходов накопителя 93 кодов R₂ кадра /11,2×10⁶/, канал сигнала G₂ включает последовательно соединенные регистр G₂ 95, декодер 96, блок 97 удвоения кодов, накопитель 98 кодов G₂ кадра, блок 99 импульсных усилителей. Канал сигнала В₂ включает последовательно соединенные регистр В₂ 100, декодер 101, блок 102 удвоения кодов, накопитель 103 кодов В₂ кадра и блок 104 импульсных усилителей. Выходы блоков 94, 99, 104 подключены к соответствующим входам второго плоскопанельного экрана 105. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 106 выделения строчных синхроимпульсов /ССИ/, синтезатор 107 частот, ключ 108, счетчик 109 импульсов и дешифратор 110 и блок 111 выделения кадрового синхроимпульса /КСИ/.

Каналы звукового сопровождения 112, 113 идентичны, применяются без изменений, как в прототипе, каждый включает преобразователь кодов звука в аналоговый сигнал /ЦАП/, усилитель мощности с фильтром низких частот и громкоговоритель.

Декодеры идентичны, каждый включает /фиг.9/ последовательно соединенные первый девятиразрядный регистр 114, накопитель 115 кодов кадра емкостью 200×10³ девятиразрядных кодов /200 кодов × 1000 строк/, второй девятиразрядный регистр 116, первый блок 117 ключей из восьми ключей и третий восьмиразрядный регистр 118, последовательно соединенные второй блок 119 ключей из восьми ключей, восьмиразрядный вычитающий счетчик 120 импульсов и дешифратор 121, первый 122, второй 123, третий 124 и четвертый 125 ключи. Информационным входом декодера являются первый-девятый входы первого регистра 114, выходом являются первый-восьмой выходы третьего регистра 118. Управляющими входами являются: первым - объединенные управляющий вход регистра 114 и сигнальный вход /4,375 МГц/ третьего ключа 124, вторым - объединенные сигнальные входы /17,5 МГц/ ключей 122, 123, 125. Выход девятого разряда второго регистра 116 подключен параллельно к первому управляющему входу второго ключа 123, к вторым управляющим входам третьего 124 и четвертого 125 ключей и первого ключа 122, к второму управляющему входу первого блока ключей 117 и к первому управляющему входу второго блока 119 ключей. Выход первого ключа 122 подключен к первому управляющему входу /U_выд1/ третьего регистра 118, второй управляющий вход /U_выд2/ которого подключен к выходу второго ключа 123, к которому подключен и счетный вход вычитающего счетчика 120 импульсов, выход дешифратора 121 подключен параллельно к первому управляющему входу /U_от/ первого блока 117 ключей, к второму управляющему входу /U_з/ второго блока ключей 119, к первым управляющим входам ключей 122, 124, 125 и к второму управляющему входу /U_з/ второго ключа 123. Выход третьего ключа 124 подключен к управляющему входу /U_выд/ накопителя 115 кодов кадра, выход четвертого ключа 125 подключен к управляющему входу /U_выд/ второго регистра. Блоки 74, 79, 84, 92, 97, 102 удвоения /обработки/ кодов идентичны, каждый включает /фиг.10/ триггер 126, вход которого является управляющим входом блока 74, первый 127 и второй 128 блоки ключей /каждый из восьми ключей/, первый 129, второй 130, третий 131 и четвертый 132 регистры, сумматор 133, пятый 134 и шестой 135 регистры. выполняющие хранение кодов 57 нс и 16 диодов. Информационным входом блока 74 являются поразрядно объединенные первый-восьмой входы блоков 127, 128 ключей. Выходом являются поразрядно объединенные выходы 0-7 сумматора 133 и первый-восьмой выходы регистров 134, 135. Входы регистров 129, 130 поразрядно объединены и подключены к первому-восьмому выходам блока 127 ключей, выходы регистра 130 и 129 через диоды поразрядно объединены и подключены к первой группе входов сумматора 133. Входы регистров 131, 132 поразрядно объединены и подключены к первому-восьмому выходам второго блока 128 ключей, выходы регистра 132 и 131 через диоды поразрядно объединены и подключены к второй группе входов сумматора 133. Первый выход триггера 126 параллельно подключен к управляющим входам второго 130, третьего 131 и пятого 134 регистров и к управляющему входу первого блока 127 ключей. Второй выход триггера 126 подключен параллельно к управляющим входам первого регистра 129, четвертого 132 и шестого 135 регистров и к управляющему входу второго блока 128 ключей.

Накопители 75, 80, 85, 93, 98, 103 кодов кадра идентичны, каждый включает /фиг.11/ блоки 136 регистров по числу строк в кадре 136_1-1000. Информационным входом накопителя кодов кадра являются поразрядно объединенные первый-восьмой входы всех блоков 136 регистров. Выходами являются выходы всех блоков регистров 136, всего выходов 11,2×10⁶ /1400×8×1000/. Управляющими входами являются: первым - первый управляющий вход U_к /25 Гц/ первого блока 136₁ регистров, вторым - объединенные вторые управляющие входы 25 кГц блоков 136 регистров, третьим - объединенные третьи входы /U_д/ блоков регистров 136. Управляющий выход каждого предыдущего блока регистров является первым управляющим входом для каждого последующего блока регистров. Управляющий первый выход последнего блока 136₁₀₀₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 136 регистров. Блоки 136 регистров идентичны, каждый включает /фиг.12, 13/ первый 137 и второй 138 ключи, распределитель 139 импульсов и восемь регистров 140_1-8, каждый из которых включает по 1400 разрядов, по числу отсчетов в строке. Информационными входами блока регистров являются поразрядно объединенные первый-восьмой третьи входы разрядов восьми регистров 140. Выходами являются параллельные выходы всех /1400/ разрядов восьми регистров 140, всего выходов с блока 136 регистров 11200 /1400×8/. Выходы 1000 блоков регистров 136 являются выходами каждого накопителя кодов кадра: 11,2×10⁶. Управляющими входами блока 136 являются: первым - первый управляющий вход /U_к/ 25 Гц первого ключа 137, вторым - сигнальный вход 25 кГц /U_выд/ второго ключа 138, третьим - сигнальный вход /U_д/ 35 МГц первого ключа 137. четвертым - первый управляющий вход /U_от/ второго ключа 138. Последний выход /1400/ распределителя 139 импульсов является первым управляющим выходом каждого блока 136 и подключен к первому управляющему входу первого ключа 137 в следующем блоке 136 регистров. Выход ключа 137 подключен к входу блока 139, выходы которого последовательно с первого по 1400-й подключены к первым /тактовым/ входам разрядов параллельно восьми регистров 140. Выход второго ключа 138 подключен параллельно к вторым входам разрядов восьми регистров 140 и к второму управляющему входу U_з своего ключа 138, прошедший импульс U_выд закрывает ключ 138. Выходы накопителей 75, 80, 85, 93, 98, 103 кодов кадра подключены /фиг.6/ к информационным входам блоков 76, 81, 86, 94, 99, 104 импульсных усилителей, каждый из которых включает импульсных усилителей по числу разрешения кадра и по числу восьми разрядов в коде /1400×1000×8/, всего импульсных усилителей в блоке 11,2×10⁶. С окончанием периода кадра 40 мс в накопителях кодов кадра сосредотачиваются все коды кадра 11,2×10⁶×3 первого канала в блоках 75, 80, 85, а коды кадра второго канала сосредотачиваются в накопителях 93, 98, 103. С приходом сигнала с последнего блока 136₁₀₀₀ регистров /фиг.11/ все коды кадра из накопителей кодов кадра выдаются в блоки 76, 81, 86 и в блоки 94, 99, 104 импульсных усилителей, с выходов которых сигналы разрядов кодов /единицы кодов/ соответствующей амплитуды и длительностью 40 мс поступают параллельно на соответствующие входы своих плоскопанельных экранов 87, 105. Первый 87 и второй 105 плоскопанельные экраны идентичны, каждый включает элементы матриц по числу разрешения кадра 1400×1000. Элемент матрицы включает /фиг.16/ один микросветодиод 141 белого свечения и расположенные соответствующим образом три идентичные излучающие ячейки: первая 142 /левая/ излучает красный цвет R, вторая 143 /верхняя/ излучает зеленый цвет G, третья 144 /правая/ излучает синий цвет B. Каждая излучающая ячейка включает /фиг.17/ непрозрачный корпус 145, в переднем торце которого размещена микролинза 146, по оптической оси ее и последовательно друг за другом расположены с первого по восьмой нейтральные микросветофильтры 147_1-8 с коэффициентами поглощения излучения в последовательности их расположения в порядке двоичного кода, включает с первого по восьмой микропьезоэлементы 148_1-8, один торец каждого из них закреплен неподвижно в корпусе ячейки, второй свободный торец соответствующим образом соединен со своим нейтральным микросветофильтром 147. Управляющие входы микропьезоэлементов являются информационными входами излучающей ячейки и подключены к выходам соответствующих импульсных услителей в блоках 76, 81, 86 и 94, 99, 104. После восьмого микросветофильтра 147₈ в выходном торце корпуса 145 ячейки размещен цветной светофильтр 149 одного из цветов R, G, B, оптическая ось которого является продолжением оси микролинзы 146. Излучающая плоскость микросветодиода 141 /фиг.16/ расположена в фокальных плоскостях трех микролинз 146. Излучение светодиода собирается микролинзой 146 и направляется на нейтральные микросветофильтры 147 ячейки. Принцип действия излучающей ячейки основан на том, что каждый последующий микросветофильтр 147 поглощает часть излучения соответственно своему коэффициенту поглощения, значения приведены в таблице 1, соответствуют принципу двоичного кода

Таблица 1 Разряды кода Исходное излучение 1 2 3 4 5 6 7 8 Вес разряда 256 128 64 32 16 8 4 2 1 Вес разряда в % 100% 50 25 12,5 6,25 3,125 1,562 0,78 0,39 Плотность светоф. 0^х 2^х 4^х 8^х 16^х 32^х 64^х 128^х 256^х Коэффициенты 0,000 0,5 0,25 0,125 0,0625 0,031 0,0156 0,007 0,0039

Коэффициент поглощения первого микросветофильтра 147₁ - 0,5 /первый разряд кода/, второго микросветофильтра 147₂ - 0,25 /второй разряд кода/, третьего микросветофильтра 147₃ - 0,125…147₈ - 0,0039 /восьмой разряд кода/. В отсутствие управляющих сигналов /единиц кода/ на входах микропьезоэлементов 148 микросветофильтры перекрывают поток излучения от светодиода 141 /фиг.17/ до уровня ниже предела чуствительности зрения человека. При поступлении на микропьезоэлемент управляющего сигнала /импульс единицы кода/ свободный торец его совершает изгиб и поворачивает микросветофильтр 147 на 90° вниз /или вправо, влево/, поток излучения проходит без ослабления к следующему микросветофильтру 147. Внутренние поверхности корпуса 145 ячейки имеют светопоглощающее покрытие. В качестве пьезоэлементов применяются трубчатые пьезоэлементы, работающие на изгиб [10, с.27]. Значению 1 в коде соответствует открытое положение микросветофильтра 147, значению 0 в коде соответствует закрытое положение микросветофильтра 147 /как шлагбаум/. Яркость цветного излучения с выхода светофильтра 149 прямо пропорционально величине кода. На фиг.17 представлен момент преобразования кода 10110110 в яркость излучения. Выходом излучающей ячейки является выходное излучение после цветного светофильтра 149. Площадь каждого микросветофильтра 147 - порядка 15×15 мкм². Излучающие ячейки не имеют электронных микросхем, выполняются микроэлектронным изделием с использованием микротехнологии. Непосредственное преобразование кодов в яркость излучения дает максимально возможную достоверность в цветопередаче на экранах 87, 105. Форма элемента матрицы из трех излучающих ячеек /фиг.16/ удобна для набора матрицы экранов разных размеров. Ячейки изготавливаются отдельно, по три объединяются в элемент матрицы, а из них набирается любого размера плоскопанельный экран. Точность преобразования кода в яркость каждой ячейкой зависит от точности соблюдения коэффициентов поглощения нейтральными светофильтрами во всех излучающих ячейках.

Результатом является полная достоверность цветопередачи 16777216 оттенков цветов, снижение инерционности элементов до микросекунд и выполнение тонких плоскопанельных экранов различных размеров. В качестве светодиодов белого излучения могут быть применены светодиоды по технологии СДТ /или PLЕД/ [11, с.43]. Блок 106 выделения строчных синхроимпульсов /ССИ/ и блок 111 выделения кадровых синхроимпульсов /КСИ/ идентичны, каждый включает /фиг.14/ счетчик 152 импульсов: дешифратор 153, элемент НЕ 154 и два диода Д1 и Д2. Счетчик 152 - пятиразрядный, ведет счет 27-и импульсов /код 11011/. Информационным входом блока 106 /111/ является счетный вход счетчика 152 импульсов, подключаемый к выходу первого формирователя 70 импульсов, управляющим входом является управляющий вход 2 счетчика 152, который через диод Д1 подключен к выходу второго формирователя 88 импульсов /фиг.6/. В блоке 111 информационный вход подключается к выходу блока 88, а управляющий вход подключается к выходу первого формирователя 70 импульсов. Управляющий вход в обоих блоках 106, 111 подключается также через диод Д2 к выходу элемента НЕ 154, вместе они подключены к управляющему входу счетчика 152 импульсов после диода Д1. Код ССИ является 27-и разрядным кодом из одних единиц и поступает на счетный вход блока 106 с формирователя 70 импульсов. Код КСИ является также 27-и разрядным кодом из одних единиц и поступает на счетный вход блока 111 с второго формирователя 88 импульсов.

Работа блоков 106, 111, фиг.14

С поступлением кода ССИ на счетный вход счетчика 152 он ведет счет 27 импульсов, следующих подряд. В результате на выходах 1, 2, 4, 5 разрядов счетчика появляются сигналы, которые дешифруются блоком 153, и на выходе блока 106 /111/ появляется строчный синхроимпульс ССИ /КСИ/. При поступлении импульсов кода ССИ на счетный вход счетчика 152 с выхода блока 88 /фиг.6/ импульсов нет. Начиная со второго кода строки с блока 88 пойдут коды на управляющий вход счетчика 152, и с приходом каждого импульса /единицы кода/ счетчик 152 будет обнуляться и не сможет достигнуть счета 27. Параллельно на счетный вход счетчика 152 также идут коды с блока 70, в которых есть и единицы, и нули, а по каждому нулю элемент НЕ 154 выдает импульс, обнуляющий счетчик 152, в добавление при выходе импульса ССИ с блока 153 он через диод Д2 поступает также на управляющий вход счетчика 152 и обнуляет его. Таким образом, схема блока 106 /111/ исключает появление на выходе ложного сигнала ССИ /КСИ/. В блок 111 при поступлении с блока 88 кода КСИ на счетный вход счетчика 152 на выходах 1, 2, 4, 5 его разрядов появляется код, дешифруемый блоком 153, и на выходе блока 111 появляется синхроимпульс КСИ 25 Гц. Работа блока 111 аналогична работе блока 106.

ФЭП 1 первого телеканала матрицей ПЗИ 3 формирует три аналоговых сигнала основных цветов R₁, G₁, B₁. Объектив 2 создает изображение в фокальной плоскости, в которой расположена фоточувствительная сторона матрицы ПЗИ 3. На каждый из трех слоев матрицы ПЗИ 3 с ключа 30 поступают импульсы 25 кГц частоты строк для считывания сигналов пикселов по вертикали, на второй вход матрицы ПЗИ с ключа 31 поступают импульсы 17,5 МГц для считывания сигналов пикселов по горизонтали [3, c.832]. Аналоговые видеосигналы с ПЗИ 3 поступают на входы предварительных усилителей 4, 5, 6, с выходов которых поступают на входы соответственно АЦП 13, 14, 15, с выходов которых восьмиразрядные коды цветовых сигналов с дискретизацией 17,5 МГц поступают на входы своих кодеров 21, 22, 23. Синхронизация считывания сигналов с матрицы ПЗИ выполняется сигналом частоты кадров 25 Гц, открывающим ключи 30, 31 в начале каждого кадра на 40 мс. Второй ФЭП 7 работает аналогично и синхронно с ФЭП 1, во втором ФЭП 7 идентичная матрица ПЗИ 9, считывание сигналов пикселов с нее идет импульсами с ключей 30, 31. Аналоговые сигналы с ПЗИ 9 поступают на входы предварительных усилителей 10, 11, 12, с которых они поступают на входы АЦП 17, 18, 19, с выходов которых восьмиразрядные коды сигналов R₂, G₂, B₂ с дискретизацией 17,5 МГц поступают на входы кодеров 24, 25, 26. Синтезатор 29 частот выдает с первого выхода импульсы 17,5 МГц дискретизации кодов в АЦП 13-15 и 17-19 и на сигнальный вход ключа 31, со второго выхода импульсы 4,375 МГц U_выд с кодеров 21-26, с третьего выхода импульсы 75 кГц дискретизации кодов звука, с четвертого - тактовые синусоидальные колебания 118,125 МГц на второй управляющий вход формирователя 27 кодов, с пятого - импульсы частоты строк 25 кГц на сигнальный вход ключа 30 и на третий управляющий вход блока 27 и на третьи управляющие входы АЦП 16, 20, с шестого - импульсы 25 Гц частоты кадров на управляющие входы ключей 30, 31 и в СРИ 33, с седьмого - синусоидальные колебания несущей частоты 1771,875 МГц со стабильностью 10^-7 в передатчик 34 радиосигналов. АЦП 13-15, 17-19 преобразуют аналоговые видеосигналы первого и второго телеканалов в восьмиразрядные коды, поступающие в параллельном виде в кодеры 21-23 первого канала и 24-26 второго канала.

Работа кодеров, фиг.3, 4

Коды в параллельном виде поступают на входы регистра 38, на первые входы схемы сравнения 39 и на входы блока 42 элементов задержек. Исходное состояние ключей в блоке 43 открытое. Код в блоке 42 задерживается на время срабатывания схемы сравнения /18 нс/ и поступает через открытые ключи блока 43 на входы буферного накопителя 44 кодов емкостью 200×10³ девятиразрядных кодов. Схема сравнения 39 выполняет сравнение по величине каждого предыдущего и последующего кодов с целью выявления их равенства или неравенства. При следовании неравных кодов они проходят через блок 42, открытые ключи блока 43 и поступают на первый-восьмой входы буферного накопителя 44 кодов. Выдача кодов из блока 44 выполняется сигналами U_выд 4,375 МГц. Поступление кодов в блок 44 при следовании неравных кодов идет с частотой 17,5 МГц. В общем потоке кодов имеется большое число и равных по величине кодов. Кодер выполняет сжатие потока кодов с плавающим коэффициентом от 1 до 255. Общий коэффициент сжатия потока кодов за кадр принимается не менее 4, поэтому частота выдачи кодов с блока 44 и принимается 4,375 МГц //. При коэффициенте выше 4 частота выдачи 4,375 МГц будет тем более удовлетворять. Схема сравнения выполняет сравнение кодов по величине и представляется двумя микросхемами 530 СП1 с временем срабатывания 18 не [12, c.279]. При неравенстве кодов A>B появляется сигнал на выходе 2 блока 39 /в микросхеме выход 5 [12, с.272, рис.2.190], при равенстве кодов A=B появляется сигнал с выхода 1 /в микросхеме выход 7/. При равенстве кодов сигнал с выхода 1 блока 39 закрывает ключи в блоке 43, поступает счетным импульсом в счетчик 40 импульсов и как сигнал U_выд на первый управляющий вход регистра 38. Счетчик 40 производит счет импульсов с выхода 1 блока 39 пока идут коды, равные по величине. Счетчик 40 - восьмиразрядный, максимальный код в нем 11111111 /255/, отсюда и максимальный коэффициент сжатия 255. Счетчик из микросхем К531ИЕ160 с временем срабатывания 8 нс [12, с.248]. При появлении неравных кодов A<B со схемы 39 сравнения следует сигнал с выхода 2 или 3, которые объединены, сигнал с них используется для выдачи кода числа равных кодов из счетчика 40 через диоды на первый-восьмой входы блока 44 и для заполнения в блоке 44 девятого разряда, с которого сигнал используется для опознания по нему кода числа равных кодов при декодировании. Этот же сигнал открывает ключи в блоке 43 /вход 1/ и обнуляет регистр 38 /вход 2/. Выданный перед этим с блока 44 код является первым кодом последовательности, на диаграмме 1 фиг.4 они помечены крестиками. Коды, равные по величине и подсчитанные счетчиком 40, исключаются из потока /диаграмма 111 фиг.4/, за счет их и идет сжатие. Емкость буферного накопителя 44 кодов соответствует числу 9-и разрядных кодов в кадре: 200×10³ для обеспечения темпа следования с частотой 4,375 МГц. При следовании подряд кодов, равных по величине, более 255 в работу вступает дешифратор 41. При коде 11111111 дешифратор 41 выдает сигнал, который параллельно открывает ключи в блоке 43 /вход 1/, обнуляет регистр 38, сигналом U_выд выдает код из счетчика 40 /вход 1/ и обнуляет его /вход 2/, а в девятый разряд блока 44 поступает сигнал опознания кода числа равных кодов. Пропускная способность кодера определяется временем срабатывания схемы сравнения 39, которая обеспечивает до 40 Мбайт/с, и удовлетворяет требуемой 17,5 Мбайт/с. С выходов кодеров 21-26 коды в параллельном виде поступают на первый и второй информационные входы формирователя 27 кодов, который /фиг.5/ первым кодом в строке выдает код ССИ /фиг.2/, а из сжатых потоков кодов R₁, G₁, B₁ первого канала и кодов R₂, G₂, B₂ второго канала формирует с №2 по №197 коды одного потока и затем три кода сигналов звука 3в1, 3в2 /фиг.2/. Код КСИ является первым кодом только в первой строке каждого кадра, при этом импульсов кода ССИ нет. Код ССИ является первым кодом в каждой строке, начиная со второй строки кадра, при этом нет импульсов других кодов. Единицы кодов первого телеканала R₁, G₁, B₁ представляются на выходе блока 27 положительными полусинусоидами моночастоты 118,125 МГц, единицы в кодах второго телеканала R₂, G₂, B₂ представляются на выходе блока 27 отрицательными полусинусоидами той же моночастоты.

Работа формирователя 27 кодов, фиг.5

Временные диаграммы работы блока 27 на фиг.15. Блок 27 преобразует параллельные коды в последовательные и заменяет в них представление единиц с импульсов на положительные и отрицательные полусинусоиды: положительные - коды первого телеканала, отрицательные - коды второго телеканала. На первый информационный вход в блок 45 элементов И поступают 9-и разрядные коды с кодеров 21-23, на второй информационный вход в блок 50 элементов И поступают 9-и разрядные коды с кодеров 24-26, на третий информационный вход в блок 55 поступают 16-и разрядные коды звука с АЦП 16, на четвертый информационный вход в блок 58 элементов И поступают 16-и разрядные коды звука АЦП 20, на пятый информационный вход поступает в последовательном виде 27-и разрядный код ССИ с блока 32 в ключ 63, на шестой информационный вход поступает последовательный 27-и разрядный код КСИ с блока 33 на третий вход элемента ИЛИ 52. На вторые входы элементов И 45, 50 поступают последовательно 27 импульсов с выходов СРИ 49, 54, сигнал U_п пуска на которые поступает с первого ключа 61. С выходов блоков 45, 50 импульсы кодов последовательно через элементы ИЛИ 46, 47 и 51, 52 поступают на управляющие входы соответственно выходных ключей 48, 53 и открывают их на время своей длительности 8,5 нс . Выходной ключ 48 в открытом состоянии пропускает одну положительную полусинусоиду на выход, выходной ключ 53 в открытом состоянии пропускает на выход одну отрицательную полусинусоиду. Выходы ключей 48, 53 объединены и являются первым выходом блока 27, выходной сигнал с которого является полными и неполными синусоидами моночастоты 118,125 МГц со стабильностью 10^-7. Очередность следования кодов в строке определяется счетчиком 64 импульсов и дешифратором 65. Счетчик 64 восьмиразрядный, ведет счет импульсов строки 4,375 МГц с первого по 200. При коде 00000001 импульс с первого выхода дешифратора 65 открывает первый ключ 61, который пропускает импульсы U_п: идет формирование кодов строки с №2 по №197. С приходом на вход счетчика 64 импульсов 197-го импульса с второго выхода блока 65 импульс закрывает ключ 61 и открывает второй ключ 62, формируются три кода 3в1 и три кода звука 3в2 /198, 199, 200 отсчеты строки/, импульсы кода 3в1 с элемента ИЛИ 56 поступают на второй вход элемента ИЛИ 47 и открывают на время своей длительности выходной ключ 48. Импульсы кода 3в2 с элемента ИЛИ 59 поступают на второй вход элемента ИЛИ 52 и открывают выходной ключ 53: формируются параллельно три кода 3в1 и три кода 3в2. С приходом в счетчик 64 импульсов 200-го импульса строки с третьего выхода блока 65 импульс закрывает ключ 62 и как сигнал пуска U_п запускает СРИ 32, выдающий последовательный из 27 импульсов /единиц/ код ССИ, который проходит открытый третий ключ 63 и поступает на третий вход второго элемента ИЛИ 47. По окончании периода кадра импульс 25 Гц передним фронтом закрывает третий ключ 63 на длительность 27 разрядов кода 228 нс /8,5 нс × 27/ и передним фронтом запускает СРИ 33, который выдает 27-и разрядный код КСИ. Сигналы КСИ представляются на выходе блока 27 отрицательными 27-ю полусинусоидами. Когда идет код ССИ, нет импульсов кода КСИ /фиг.2/, и наоборот, при коде КСИ не идет код ССИ.

На приемной стороне радиосигналы принимаются блоком 67 /фиг.6/, являющимся селектором каналов с электронной настройкой, и включают входную цепь, усилитель радиочастоты и смеситель. Радиочастотный сигнал через петлю связи поступает на смеситель, на второй вход которого с синтезатора 107 частот /вход 3 блока 67/ подается частота, равная несущей частоте передатчика 34 /фиг.1/, необходимая для детектирования одноплосного сигнала [13, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 67, поступает на вход усилителя 68 радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 69, выполненного по схеме на фиг.8. Диод Д1 выделяет положительную огибающую модулирующего сигнала /диагр.9 фиг.15/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид /символы единиц сигналов первого телеканала R₁, G₁, B₁ /диагр.10 фиг.15/, диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид - символы единиц сигналов второго телеканала R₂, G₂, B₂ /диагр.11 фиг.15/. С первого выхода блока 69 продетектированные положительные полусинусоиды моночастоты 118,125 МГц поступают на вход первого формирователя 70 импульсов, со второго выхода блока 69 продетектированные отрицательные полусинусоиды той же частоты поступают на вход второго формирователя 88 импульсов. Формирователи 70 и 88 импульсов выполнены по схеме несимметричного триггера с эмиттерной связью [14 с.209], формирующего прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность /положительную/ и длительность, равную длительности импульсов на передающей стороне. Единицы в кодах вновь представляются импульсами, нули - их отсутствием. При включении питания ключ 108 в закрытом состоянии. Порядок работы приемной стороны задается сигналами с канала формирования управляющих сигналов, задающая роль принадлежит блоку 106 выделения ССИ. При каждом приходе на вход блока 106 кода ССИ на его выходе появляется строчный синхроимпульс 25 кГц, поступающий на первый вход синтезатора 107 частот и открывающий ключ 108. По сигналам ССИ выполняется точная подстройка частоты в блоке 107, собственная частота которого имеет стабильность 10^-6. Вторые входы блока 107 подключены к второй группе выходов блока 66 /выбора каналов/, сигнал с которого определяет частоту, выдаваемую с блока 107 на третий вход блока 67. Синтезатор 107 частот выдает: с первого выхода импульсы 4,375 МГц, со второго выхода - импульсы 75 кГц дискретизации сигналов звука, с третьего - синусоидальные колебания соответствующей несущей частоты, с четвертого - импульсы двойной частоты дискретизации 35 МГц кодов, с пятого - импульсы дискретизации 17,5 МГц кодов, с шестого - импульсы тактовой частоты 118,125 МГц на первые управляющие /тактовые/ входы приемных регистров 71, 89. С первого формирователя 70 импульсов коды поступают на информационный вход первого приемного регистра 71, с второго формирователя 88 импульсов коды поступают на входы второго приемного регистра 89. Приемный регистр 71 имеет 27 разрядов и принимает три девятиразрядных кода R₁, G₁, B₁ первого телеканала. Приемный регистр 89 имеет 27 разрядов и принимает три 9-и разрядных кода R₂, G₂, B₂ второго телеканала. С приемных регистров 71, 89 сигналы U_выд 4,375 МГц синхронно выдают коды сигналов первого и второго каналов соответственно в регистры R₁ 72, G₁ 77, B₁ 82, R₂ 90, G₂ 95, B₂ 100. С выходов этих регистров коды в параллельном виде выдаются с частотой 4,375 МГц в декодеры соответственно 73, 78, 83, 91, 96, 101.

Работа декодера, фиг.9

Коды в параллельном виде поступают в первый регистр 114, с которого выдаются с частотой 4,375 МГц в накопитель 115 кодов кадра емкостью 200×10³ 9-и разрядных кодов. Из накопителя 115 коды сигналами U_выд с третьего ключа 124 выдаются во второй регистр 116. При закрытом состоянии ключа 124 накопитель 115 накапливает коды. Исходное состояние ключей в блоке 119 закрытое, в блоке 117 открытое, ключей 122, 124, 125 открытое, ключа 123 закрытое. В первой-восьмой разряды второго регистра 116 поступают 1-8 информационные разряды кодов, а при наличии в девятом разряде сигнала опознания кода числа равных кодов он поступает в девятый разряд регистра 116. С регистра 116 код выдается сигналом с ключа 125 уже с частотой 17,5 МГц. Пока в регистр 116 поступают коды без сигнала опознания в девятом разряде, они поступают через открытые ключи в блоке 117 в третий регистр 118, а с него выдаются сигналом U_выд1 с ключа 122 на выход декодера. Сигнал U_выд1 при выдаче кода обнуляет разряды регистра 118. При поступлении в регистр 116 кода с сигналом опознания в девятом разряде сигнал с девятого разряда регистра 116 закрывает ключи в блоке 117 /вход 2/, закрывает ключи 122, 124, 125, открывает ключ 123 и ключи в блоке 119. Выдача кодов с регистра 116 прерывается, а накопитель 115 кодов производит накопление кодов кадра, так как в него продолжают поступать коды. Код числа равных кодов через открытые ключи блока 119 поступает в вычитающий счетчик 120 импульсов, на счетный вход которого с ключа 123 поступают импульсы 17,5 МГц. Импульс с ключа 123 поступает и как сигнал U_выд2 на второй управляющий вход регистра 118 и выдает содержащийся в нем код, но при этом не обнуляет его. Поэтому, пока идет работа счетчика 120 на вычитание, из регистра 118 выдается один и тот же код, эти коды были изъяты при сжатии потока в кодере на передающей стороне, с выхода регистра 118 идет восстановленный на 100% поток кодов. С регистра 118 идут только восьмиразрядные коды с дискретизацией 17,5 МГц в блок 74. По окончании вычитания в счетчике 120 в дешифратор 121 поступает код из нулей. С выхода блока 121 сигнал одновременно закрывает ключи в блоке 119, закрывает ключ 123, открывает ключи в блоке 117 /вход 1/ и ключи 122, 124, 125. С накопителя 115 опять выдаются коды в регистр 116, с него через ключи блока 117 в регистр 118, далее процессы повторяются.

Пропускная способность декодера определяется временем срабатывания 10,5 на счетчика 120 /микросхема 100ИЕ137 [12, с.428]/, плюс время срабатывания дешифратора 121 6 нс /микросхема 100ИД161 [l2, c.433]/. Скорость восстановления потока кодов до 50 Мбайт/с. Восстановленный поток кодов с частотой 17,5 МГц и числом отсчетов 700 в строке поступает на вход блока удвоения /обработки/ 74 кодов /700×2/. Удвоение отсчетов выполняется получением промежуточных /средних/ кодов между каждым прошедшим и следующим за ним кодами. Блоки выполняют сложение кодов и деление кода суммы на два, причем деление выполняется без временных затрат отбрасыванием младшего разряда в коде суммы, как при делении десятичного числа на десять. Отбрасывание младшего разряда в коде суммы выполняется путем подключения выходов сумматора 133 и выходов регистров 134, 135 /фиг.10/:

Разряд 0 означает перенос в старший разряд при сумме кодов в сумматоре 133. Удвоение отсчетов в строке сокращает период следования кодов в два раза, равный 28 нс //, на выходе коды идут уже с частотой 35 МГц. Процесс сложения в сумматоре 133 принимается длительностью 28 нс, выполняется микросхемами К555ИМ6 [12, c.258]. После включения питания в регистрах 129-132 нули. С приходом первого импульса 17,5 МГц в триггер 126 /фиг.10/ с его первого выхода сигнал U_выд1 одновременно выдает "код 0" с регистра 130 на первые входы сумматора 133, из регистра 131 "код 0" в регистр 135 и через диоды на вторые входы сумматора 133 /сигналы выдачи и обнуляют регистры 129-135/, открывает ключи в блоке 127 на время прохода кода через ключи, и регистры 129, 130 заполняются кодом "код 1". В сумматоре идет сложение "код 0 + код 0", по окончании которого код суммы из сумматора идет на выход блока 74, при этом делится на два: код №1

Регистры 134, 135 выполняют хранение кодов 57 нс, причем первая половина времени хранения 28 нс приходится на время процесса сложения кодов в сумматоре. С приходом второго импульса 17,5 МГц в триггер 126 он обнуляет сумматор 133, а сигнал со второго выхода триггера U_выд2 одновременно выдает из регистра 135 на выход блока 74 код №2 "код 0", с регистра 129 выдает код "код 1" в регистр 134 и через диоды в сумматор 133, с регистра 132 "код 0" в сумматор, открывает ключи в блоке 128, и регистры 131, 132 заполняются кодом "код 2". В сумматоре идет сложение "код 0 + код 1", по окончании которого код суммы идет на выход блока 74 с делением его на два: код №3

С приходом третьего импульса в триггер 126 он обнуляет сумматор, а сигнал U_выд3 с первого выхода триггера одновременно выдает с регистра 134 код №4 "код 1" на выход блока 74, из регистра 130 "код 1" в сумматор, из регистра 131 "код 2" в регистр 135 и через диоды в сумматор, открывает ключи в блоке 127 и регистры 129, 130 заполняются кодом "код 3". В сумматоре идет сложение "код 1 + код 2", код суммы идет на выход с делением на два: код №5 С приходом четвертого импульса в триггер он обнуляет сумматор 133, а сигнал U_выд4 со второго выхода триггера одновременно выдает код №6 "код 2" из регистра 135 на выход блока 74, с регистра 129 выдает код "код 3" в регистр 134 и через диоды в сумматор 133, с регистра 132 "код 2" в сумматор, открывает ключи в блоке 128, и регистры 131, 132 заполняются кодом "код 4". В сумматоре 133 идет сложение "код 2+код 3", код суммы с делением на два идет на выход блока 74: код №7

С приходом пятого импульса в триггер 126 он обнуляет сумматор, а сигнал с первого выхода триггера U_выд5 одновременно выдает с регистра 134 на выход блока 74 код №8 "код 3", выдает с регистра 130 "код 3" в сумматор, с регистра 131 выдает "код 4" в регистр 135 и через диоды в сумматор, открывает ключи в блоке 127, и регистры 129, 130 заполняются кодом "код 5". В сумматоре идет сложение "код 3+код 4", и код суммы с делением на два идет на выход блока 74: код №9 С приходом шестого и последующих импульсов в триггер 126 процессы повторяются. Выходы 0-7 сумматора 133 и выходы 1-8 регистров 134, 135 поразрядно объединены и являются первым-восьмым выходами блока 74 /79, 84, 92, 97, 102/. Коды с частотой 35 МГц в параллельном виде поступают на информационные входы своих накопителей кодов кадра соответственно 75, 80, 85, 93, 98, 103.

Работа накопителей кодов кадра, фиг.11, 12

Сигналы кодов в блок 75 поступают на третьи входы разрядов восьми регистров 140_1-8 /фиг.12/. Заполнение регистров кодами строки начинается открытием сигналом кадра U_к /25 Гц/ первого ключа 137 в первом блоке 136₁ регистров /фиг.11/. Ключ 137 пропускает импульсы U_д 35 МГц на вход распределителя 139 импульсов /фиг.12/, тактовые импульсы с которого последовательно поступают на первые /тактовые/ входы разрядов параллельно восьми регистров 140. По заполнении регистров 140 с последнего 1400-го выхода блока 139 сигнал U_з закрывает ключ 137 и в качестве управляющего первого выходного сигнала открывает ключ 137 в следующем блоке 136₂ регистров, регистры 140 которого заполняются кодами второй строки. За период кадра 40 мс последовательно кодами строк заполняются регистры 140 всех блоков 136_1-1000 /фиг.11/. С последнего блока 136₁₀₀₀ выходной сигнал поступает параллельно на четвертые управляющие входы всех блоков 136 регистров и открывает в них вторые ключи 138, которые пропускают по одному сигналу U_выд, который синхронно выдает из всех блоков 136 регистров коды кадра в блок 76 импульсных усилителей. Каждый накопитель кодов кадра имеет 11,2×10⁶ выходов, которые подключены к стольким же входам в блоке 76 импульсных усилителей. Выходы трех блоков 76, 81, 86 33,6×10⁶ /11,2×10^6*×3/ подключены к стольким же входам в плоскопанельном экране 87 первого канала, выходы трех блоков 94, 99, 104 /33,6×10⁶/ подключены к входам плоскопанельного экрана 105 второго канала. Такое число соединений определяет необходимость исполнения трех накопителей кодов 75, 80, 85 и блоков 76, 81, 86 импульсных усилителей на тыльной стороне экрана 87 в единой и неразборной конструкции, такое же исполнение блоков 93, 98, 103, 94, 99, 104 на тыльной стороне экрана 105.

Работа системы

ФЭП 1 формирует аналоговые сигналы первого канала, которые преобразуются АЦП 13, 14, 15 в восьмиразрядные коды. ФЭП 2 формирует аналоговые сигналы второго канала, преобразуемые АЦП 17, 18, 19 в восьмиразрядные коды. С АЦП коды поступают в свои кодеры 21-26, в которых потоки кодов сжимаются общим коэффициентом 4 и поступают на первый и второй информационные входы формирователя 27 кодов, на третий и четвертый информационные входы которого поступают сигналы звука с АЦП 16, 20, на пятый и шестой информационные входы блока 27 поступают соответственно коды ССИ и КСИ. В формирователе 27 кодов коды первого и второго каналов из параллельных преобразуются в последовательные, а символы единиц в кодах первого канала заменяются с импульсов на положительные полусинусоиды моночастоты 118,125 МГц, символы единиц в кодах второго канала заменяются с импульсов на отрицательные полусинусоиды той же частоты. Выходной сигнал с блока 27 модулирует несущую частоту в амплитудном модуляторе 36. Информация кодов обоих каналов передается верхней боковой частотой несущей. Приемная сторона принимает радиосигналы одним трактом приема и обработки кодов, производит двухполярное амплитудное детектирование, выделяет синхроимпульсы ССИ и КСИ, возвращает представление единиц в кодах с полусинусоид в импульсы. Коды сигналов первого канала поступают в первый приемный регистр 71, коды сигналов второго канала поступают во второй приемный регистр 89. Декодеры восстанавливают первоначальные потоки кодов каждого цветового сигнала, блоки 74, 79, 84 и 92, 97, 102 удваивают число кодов в строках с 700 до 1400. Зa первый период кадра накопители кодов кадра сосредотачивают коды кадра, сигнал с блока 136₁₀₀₀ синхронно выдает все коды кадра с накопителей кодов кадра в свои блоки импульсных усилителей, с выходов которых управляющие сигналы поступают на управляющие входы 1400 излучающих элементов плоскопанельного экрана 87, 105, которые воспроизводят видеорежимы 1400×1000×25 Гц. Технические характеристики двухканальной системы телевидения в таблице 2. Использование двухканальной системы телевидения позволит сократить в два раза энергоемкость существующих телевизионных систем за счет уменьшения аппаратуры, выполняющей эти функции.

Таблица 2 Технические параметры Значения Передающая сторона   Несущая частота 1771,875 МГц Передача кодов первого телеканала, передача кодов второго канала Верхняя бок-я частота несущей 1890 МГц Занимаемая полоса в эфире при стабильности несущей 10^-7 ±189 Гц или 378 Гц Тактовая частота синусоидальных колебаний в системе 118,125 МГц Формирование изображения Двумя матрицами ПЗИ Частота дискретизации кодов 17,5 МГц Частота кадров / частота строк 25 Гц/25 кГц Видеорежим передающей стороны 1000×700_отс×25 Гц Коэффициент сжатия информации Не менее 4 Приемная сторона   Воспроизводимый видеорежим 1000×1400×25Гц пикселов Разрешение кадра 1,4×10⁶ пикселов Воспроизведение изображения первого и второго телеканалов Параллельно двумя плоскопанельными экранами

Использованные источники

1. Патент РФ №2368097 С1, кл. H04N 11/04, бюл. №26 от 20.09.09, прототип.

2. В.И.Мураховский. Устройство компьютера. М, 2003, с.552-553.

3. Колесниченко О.В, Шишигин И.В. Аппаратные средства PC. 5-е изд-е, СПб, 2004, с.832, 833, 835, 531.

4. Ильин В.А. Телеуправление и телеизмерение. М, 1982, с.269, 274.

5. Радиопередающие устройства. М.С.Шумилин. М, 1981, с.234, 235.

6. Патент РФ №2214693 С1, кл. H04N 11/24, бюл. №29 от 20.10.03, аналог.

7. Патент РФ №2318297, кл. H04N 9/00, бюл. №6 от 27.02.08.

8. "Радио" №9. 2004, с.47.

9. Б.Н.Бегунов, Н.П.Заказнов. Теория оптических систем. М, 1973, с.223.

10. А.Ф.Плонский, В.И.Теаро. Пьезоэлектроника. М, 1979, с.26, 27.

11. "Домашний компьютер" №12, 2006, с.43.

12. Цифровые интегральные микросхемы. Минск, 1991, с.258, 272, 279, 428, 433.

13. Радиосвязь, венчание и телевидение. Под ред. А.Д.Фортушенко, М, 1981, с.146.

14. Баркан В.Ф., Жданов В.К. Усилительная и импульсная техника. М. 1981, с.209.

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания параллельно двух телеканалов на одной несущей частоте. Техническим результатом является цифровое телевещание системой телевидения параллельно двух телеканалов применением разделения сигналов их кодов по полярному признаку. Результат достигается тем, что в систему телевидения, содержащую передающую и приемную сторону, вводятся на передающей стороне второй фотоэлектрический преобразователь /ФЭЛ/, вторые три АЦП видеосигнала, вторые три кодера, на приемной стороне второй канал обработки кодов сигналов R₂, G₂, В₂ второго телеканала и второй плоскопанельный экран. 18 ил, 2 табл.

Двухканальная система телевидения, содержащая передающую сторону, включающую первый фотоэлектрический преобразователь (ФЭП), содержащий объектив, матрицу ПЗИ (прибор с зарядовой инжекцией), фоточувствительная сторона которой расположена в фокальной плоскости объектива, и три предварительных усилителя, входы которых подключены соответственно к первому-третьему выходам матрицы ПЗИ, включающую первый, второй и третий аналого-цифровые преобразователи (АЦП) видеосигнала, входы которых подключены к выходам соответствующих первого-третьего предварительных усилителей первого ФЭП, первый и второй АЦП сигнала звука, на информационные входы которых поданы сигналы звука, последовательно соединенные задающий генератор синусоидальных колебаний и синтезатор частот, первый-третий кодеры, информационные входы которых подключены к выходам соответственно первого-третьего АЦП видеосигнала, формирователь кодов, первый и второй самоходные распределители импульсов (СРИ), первый и второй ключи, выходы которых подключены соответственно к первому и второму входам матрицы ПЗИ первого ФЭП, и передатчик радиосигнала, содержащий последовательно соединенные усилитель несущей частоты, амплитудный модулятор и выходной усилитель, выходы синтезатора частот подключены: первый - к сигнальному входу второго ключа и к управляющим входам первого-третьего АЦП видеосигнала, второй подключен параллельно к управляющим входам первого-третьего кодеров, к первому управляющему входу формирователя кодов и к первым управляющим входам первого, второго АЦП сигнала звука, третий - к третьим управляющим входам первого, третьего АЦП сигнала звука, четвертый - к второму управляющему входу формирователя кодов, пятый подключен параллельно к сигнальному входу первого ключа, к третьему управляющему входу формирователя кодов и к вторым управляющим входам первого, второго АЦП сигнала звука, шестой выход подключен параллельно к управляющим входам обоих ключей, к управляющему входу второго СРИ и к четвертому управляющему входу формирователя кодов, первый информационный вход которого подключен к выходам первого кодера и к соответствующим выходам второго кодера, третий и четвертый информационные входы формирователя кодов подключены к выходам соответственно первого и второго АЦП сигнала звука, выходы первого СРИ объединены и подключены к пятому информационному входу формирователя кодов, выходы второго СРИ объединены и подключены к шестому информационному входу формирователя кодов, выходы которого подключены: первый - к второму входу амплитудного модулятора, второй - к управляющему входу первого СРИ, первый-третий кодеры идентичны, каждый содержит последовательно соединенные регистр, схему сравнения, счетчик импульсов и дешифратор, последовательно соединенные блок элементов задержек, блок ключей и буферный накопитель кодов кадра, информационными входами кодера являются поразрядно объединенные первый-восьмой входы регистра, первые входы схемы сравнения и первый-восьмой входы блока элементов задержек, выходами являются: первый-девятый выходы буферного накопителя кодов кадра, управляющий вход которого является управляющим входом кодера, первый выход схемы сравнения подключен к первому управляющему входу регистра, к счетному входу счетчика импульсов и к второму управляющему входу блока ключей, второй и третий выходы схемы сравнения объединены и подключены к второму управляющему входу регистра, к первому управляющему входу блока ключей, к первому управляющему входу счетчика импульсов и к входу девятого разряда буферного накопителя кодов кадра, первый-восьмой выходы счетчика импульсов подключены к первому-восьмому входам дешифратора и через диоды к первому-восьмому входам буферного накопителя кодов кадра, выход дешифратора подключен к второму управляющему входу счетчика импульсов, а через диод - к первому управляющему входу блока ключей, формирователь кодов содержит четыре канала, первый включает последовательно соединенные первый блок элементов И, первый и второй элементы ИЛИ и первый выходной ключ, и первый самоходный распределитель импульсов (СРИ), второй канал включает последовательно соединенные второй блок элементов И, третий и четвертый элементы ИЛИ и второй выходной ключ, и второй СРИ, третий канал включает третий блок элементов И, пятый элемент ИЛИ, выход которого подключен к второму входу второго элемента ИЛИ, и третий СРИ, четвертый канал включает четвертый блок элементов И, шестой элемент ИЛИ, выход которого подключен к второму входу четвертого элемента ИЛИ, и четвертый СРИ, вторые входы первого-четвертого блоков элементов И подключены к выходам соответственно первого-четвертого СРИ, в состав формирователя кодов входят первый, второй и третий ключи и последовательно соединенные счетчик импульсов и дешифратор, выход первого ключа подключен к входам первого и второго СРИ, выход второго ключа подключен к входам третьего и четвертого СРИ, первый выход дешифратора подключен к первому управляющему входу первого ключа, второй выход дешифратора подключен к второму управляющему входу первого ключа и к первому управляющему входу второго ключа, третий выход дешифратора подключен к второму управляющему входу второго ключа и является вторым выходом формирователя кодов, первым выходом которого являются объединенные выходы выходных ключей, выход третьего ключа подключен к третьему входу второго элемента ИЛИ, первые входы блоков элементов И являются соответственно первым-четвертым информационными входами формирователя кодов, пятым и шестым информационными входами которого являются соответственно сигнальный вход третьего ключа, подключенный к выходу первого СРИ передающей стороны, и третий вход четвертого элемента ИЛИ, подключенный к выходу второго СРИ передающей стороны, управляющими входами формирователя кодов являются: первым - объединенные сигнальные входы первого, второго ключей и счетный вход счетчика импульсов, вторым - объединенные сигнальные входы первого и второго выходных ключей, третьим - управляющий вход (U₀) счетчика импульсов, четвертым - управляющий вход третьего ключа, и содержащая приемную сторону, включающую антенну, блок управления (выбор каналов), тракт приема и обработки кодов видеосигналов, вход которого подключен к антенне, а вторые входы подключены к первой группе выходов блока управления, канал формирования управляющих сигналов, плоскопанельный экран и два канала звукового сопровождения, тракт приема и обработки кодов видеосигналов содержит последовательно соединенные блок приема радиосигналов, первый вход которого подключен к антенне, вторая группа входов подключена к первой группе выходов блока управления, усилитель радиочастоты, двухполярный амплитудный детектор и канал обработки кодов видеосигналов, содержащий первый формирователь импульсов, вход которого подключен к первому выходу двухполярного амплитудного детектора, первый приемный регистр и три канала: канал сигнала R₁, канал сигнала G₁ и канал сигнала B₁, канал сигнала R₁ включает последовательно соединенные регистр R₁, входы которого подключены к соответствующим выходам первого приемного регистра, декодер, первый-девятый входы которого подключены к первому-девятому выходам регистра R₁, блок удвоения (обработки) кодов, первый-восьмой входы которого подключены к первому-восьмому выходам декодера, и накопитель кодов R₁ кадра, первый-восьмой информационные входы которого подключены к первому-восьмому выходам блока удвоения кодов, канал сигнала G₁ включает последовательно соединенные регистр G₁, декодер, блок удвоения (обработки) кодов и накопитель кодов G₁ кадра, канал сигнала B₁ включает последовательно соединенные регистр B₁, декодер, блок удвоения кодов и накопитель кодов B₁ кадра, канал формирования управляющих сигналов содержит последовательно соединенные блок выделения строчного синхроимпульса (ССИ), первый вход которого подключен к выходу первого формирователя импульсов, синтезатор частот, вторая группа входов которого подключена к второй группе выходов блока управления, ключ, счетчик импульсов и дешифратор, и блок выделения кадрового синхроимпульса (КСИ), первый вход которого подключен к второму входу блока выделения ССИ, а второй его вход подключен к первому входу блока выделения ССИ, первый выход синтезатора частота подключен к сигнальному входу ключа, к второму управляющему входу первого приемного регистра, к управляющим входам регистров R₁, G₁, B₁ и к первым управляющим входам первого-третьего декодеров, второй выход подключен к четвертым управляющим входам первого и второго каналов звукового сопровождения, третий выход подключен к третьему входу блока приема радиосигналов, четвертый выход подключен параллельно к третьим управляющим входам первого-третьего накопителей кодов R₁, G₁, B₁ кадра, пятый выход синтезатора частот подключен параллельно к вторым управляющим входам первого-третьего декодеров и к управляющим входам первого-третьего блоков удвоения кодов, шестой выход подключен параллельно к первому (тактовому) управляющему входу первого приемного регистра и к третьим управляющим входам первого, второго каналов звукового сопровождения, выход блока выделения ССИ подключен параллельно к первому управляющему входу (U_от) ключа и к вторым управляющим входам накопителей кодов R₁, G₁, B₁ кадра, первые управляющие входы которых объединены и подключены к выходу блока выделении КСИ (25 Гц), информационный вход первого канала звукового сопровождения подключен к выходу первого формирователя импульсов, первые управляющие входа первого и второго каналов звукового сопровождения объединены и подключены к первому выходу дешифратора, второй выход которого подключен к вторым управляющим входам обоих каналов звукового сопровождения, к управляющему входу (U₀) счетчика импульсов и к второму управляющему входу (U₀) ключа, декодеры идентичны, каждый включает последовательно соединенные первый регистр, накопитель кодов кадра, второй регистр, первый блок ключей и третий регистр, последовательно соединенные второй блок ключей, вычитающий счетчик импульсов и дешифратор, с первого по четвертый ключи, информационным входом декодера являются первый-девятый входы разрядов первого регистра, выходом декодера являются первый-восьмой выхода третьего регистра, первым управляющим входом является первый управляющий вход первого регистра и объединенный с ним сигнальный вход третьего ключа, вторым управляющим входом являются объединенные сигнальные входы первого, второго и четвертого ключей, выход первого ключа подключен к первому управляющему входу третьего регистра, второй управляющий вход которого и счетный вход вычитающего счетчика импульсов подключены к выходу второго ключа, выход третьего ключа подключен к управляющему входу накопителя кодов кадра, выход четвертого ключа подключен к управляющему входу второго регистра, выход девятого разряда которого подключен параллельно к вторым управляющим входам первого, третьего и четвертого ключей, к первому управляющему входу второго ключа, к второму управляющему входу первого блока ключей и к первому управляющему входу второго блока ключей, выход дешифратора параллельно подключен к первому управляющему входу первого блока ключей, к второму управляющему входу второго блока ключей, к первым управляющим входам первого, третьего и четвертого ключей и к второму управляющему входу второго ключа, блоки удвоения (обработки) кодов идентичны, каждый включает триггер, вход которого является управляющим входом блока, первый и второй блоки ключей, входы которых поразрядно объединены и являются информационными входами блока удвоения кодов, с первого по четвертый регистры, сумматор, пятый и шестой регистры и шестнадцать диодов, поразрядно объединенные входы первого и второго регистров подключены к выходам первого блока ключей, объединенные поразрядно входы третьего и четвертого регистров подключены к выходам второго блока ключей, выходы первого регистра подключены к входам пятого регистра и через диоды подключены к первой группе входов сумматора, к которым подключены и выходы второго регистра, выходы третьего регистра подключены к входам шестого регистра и через диоды подключены к вторым входам сумматора, к которым подключены и выходы четвертого регистра, управляющий вход сумматора подключен ко входу триггера, первый выход триггера подключен параллельно к управляющим входам второго, третьего и пятого регистров и к управляющему входу первого блока ключей, второй выход триггера подключен параллельно к управляющим входам первого, четвертого и шестого регистров и к управляющему входу второго блока ключей, выходами блока являются поразрядно объединенные выходы 0-7 сумматора и первый-восьмой выходы пятого и шестого регистров, накопители кодов кадра идентичны, каждый включает блоки регистров по числу строк (1000) кадра, информационными входами являются поразрядно объединенные первый-восьмой входы всех (1000) блоков регистров, управляющими входами являются: первым - первый управляющий вход первого блока регистров, вторым - объединенные вторые управляющие входы блоков регистров, третьим - объединенные третьи управляющие входы блоков регистров, управляющий выход каждого предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющий выход последнего (1000) блока регистров подключен параллельно к четвертым управляющим входам всех блоков регистров, выходами накопителя кодов кадра являются параллельные выходы всех блоков регистров (1400×8×1000), блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, информационным входом являются поразрядно объединенные третьи входы разрядов восьми регистров, выходами являются параллельные выходы всех разрядов восьми регистров (1400×8), управляющими входами являются: первым - первый управляющий вход первого ключа, вторым - сигнальный вход второго ключа, третьим - сигнальный вход первого ключа, четвертым - первый управляющий вход (U_от) второго ключа, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно с первого по 1400-й подключены к первым (тактовым) входам разрядов восьми регистров, последний выход (1400) распределителя импульсов подключен к второму управляющему входу (U_з) первого ключа и является первым управляющим выходом, подключенный к первому управляющему входу следующего блока регистров, выход второго ключа подключен параллельно к вторым входам разрядов параллельно восьми регистров и к второму управляющему входу (U_з) второго ключа, блок выделения строчного синхроимпульса (ССИ) и блок выделения кадрового синхроимпульса (КСИ) идентичны, каждый включает последовательно соединенные счетчик импульсов и дешифратор, выход которого является выходом блока, и включает элемент НЕ первый и второй диоды, информационным входом является счетной вход счетчика импульсов, к которому подключен и вход элемента НЕ, управляющим входом является вход первого диода, выход дешифратора через второй диод подключен к выходу элемента НЕ, выход которого подключен после первого диода к управляющему входу счетчика импульсов, отличающаяся тем, что на передающей стороне вводится второй фотоэлектрический преобразователь (ФЭП), содержащий объектив, матрицу ПЗИ, фоточувствительная сторона которой расположена в фокальной плоскости объектива, и четвертый-шестой предварительные усилители, входы которых подключены соответственно к первому-третьему выходам матрицы ПЗИ, вводятся четвертый-шестой АЦП видеосигнала, входы которых подключены к выходам соответственно четвертого-шестого предварительных усилителей второго ФЭП, вводятся четвертый-шестой кодеры, идентичные первому-третьему кодерам, информационные входы четвертого-шестого кодеров подключены к выходам соответственно четвертого-шестого АЦП видеосигнала, управляющие входы четвертого-шестого АЦП объединены и подключены к первому выходу синтезатора частот, ко второму выходу которого подключены управляющие входы четвертого-шестого кодеров, выходы первого-третьего кодеров подключены к первому информационному входу формирователя кодов, к второму информационному входу которого подключены выходы четвертого-шестого кодеров, в формирователе кодов первый и второй блоки элементов И каждый включает по двадцать семь элементов И, третий и четвертый СРИ формирователя кодов имеют по двадцать семь выходов, из которых первый-шестнадцатый выходы подключены к вторым входам соответственно третьего и четвертого блоков элементов И, остальные с семнадцатого по двадцать седьмой свободны, на приемной стороне в первом канале обработки кодов видеосигналов входы регистра G₁ и регистра B₁ подключены к соответствующим выходам первого приемного регистра, в каждый канал сигнала R₁, G₁, B₁ введен блок импульсных усилителей, входы которого подключены к выходам накопителя кодов кадра своего канала, и каждый блок импульсных усилителей содержит импульсных усилителей по числу выходов накопителя кодов кадра 11,2·10⁶ (1400×8×1000), подключенные к соответствующим входам первого плоскопанельного экрана, на приемной стороне введен второй канал обработки кодов видеосигналов, содержащий второй формирователь импульсов, вход которого подключен к второму выходу двухполярного амплитудного детектора, второй приемный регистр и три канала: канал сигнала R₂, канал сигнала G₂, канал сигнала В₂, канал сигнала R₂ включает последовательно соединенные регистр R₂, входы которого подключены к соответствующим выходам второго приемного регистра, декодер, первый-девятый входы которого подключены к первому-девятому выходам регистра R₂, блок удвоения кодов, входы которого подключены к выходам декодера, накопитель кодов R₂ кадра, информационные входы которого подключены к выходам блока удвоения кодов, и блок импульсных усилителей, содержащий импульсных усилителей по числу выходов накопителя кодов R₂ кадра (11,2·10⁶), входы которых подключены к соответствующим выходам накопителя кодов R₂ кадра, канал сигнала G₂ включает последовательно соединенные регистр G₂, входы которого подключены к соответствующим выходам второго приемного регистра, декодер, блок удвоения кодов, накопитель G₂ кодов кадра и блок импульсных усилителей, входы которых подключены к соответствующим выходам накопителя кодов G₂ кадра, канал сигнала В₂ включает последовательно соединенные регистр В₂, входы которого подключены к соответствующим выходам второго приемного регистра, декодер, блок удвоения кодов, накопитель кодов В₂ кадра и блок импульсных усилителей, входы которых подключены к соответствующим выходам накопителя кодов В₂ кадра, на приемной стороне введен второй плоскопанельный экран, входы которого подключены к соответствующим выходам блоков импульсных усилителей каналов сигналов R₂, G₂, В₂, первый вход блока выделения КСИ и информационный вход второго канала звукового сопровождения подключены к выходу второго формирователя импульсов, первый выход синтезатора частот подключен параллельно к второму управляющему входу второго приемного регистра, к объединенным управляющим входам регистров R₂, G₂, В₂ и первым управляющим входам декодеров в каналах R₂, G₂, В₂, вторые управляющие входы которых и управляющие входы блоков удвоения кодов каналов сигналов R₂, G₂, В₂ подключены к пятому выходу синтезатора частот, шестой выход которого подключен к первому (тактовому) управляющему входу второго приемного регистра, первые управляющие входы накопителей кодов R₂, G₂, В₂ кадра объединены и подключены к выходу блока выделения КСИ, вторые управляющие входы этих же накопителей кодов кадра объединены и подключены к выходу блока выделения ССИ, объединенные третьи управляющие входы накопителей кодов R₂, G₂, В₂ кадра подключены к четвертому выходу синтезатора частот, первый и второй плоскопанельные экраны идентичны, каждый включает элементы матриц по числу разрешения кадра (1400×1000), элемент матрицы включает один микросветодиод белого свечения и соответствующим образом расположенные три идентичные излучающие ячейки, первая из которых излучает красный цвет R, вторая излучает зеленый цвет G, третья излучает синий цвет В, излучающие ячейки расположены после микросветодиода белого свечения на соответствующем расстоянии, каждая из них включает непрозрачный корпус, в переднем торце которого размещена микролинза, по оптической оси которой и последовательно друг за другом расположены с первого по восьмой нейтральные микросветофильтры с коэффициентами поглощения излучения в последовательности их расположения в порядке двоичного кода, включает с первого по восьмой микропьезоэлементы, один торец каждого из них закреплен неподвижно в корпусе ячейки, второй свободный торец соответствующим образом соединен со своим нейтральным микросветофильтром, управляющие входы микропьезоэлементов являются информационными входами излучающей ячейки и подключены к выходам соответствующих импульсных усилителей в соответствующем блоке импульсных усилителей, после восьмого нейтрального микросветофильтра в выходном торце корпуса ячейки размещен соответствующий цветной светофильтр, оптическая ось которого является продолжением оптической оси микролинзы.