СИСТЕМА СТЕРЕОТЕЛЕВИДЕНИЯ Российский патент 2009 года по МПК H04N15/00 

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания.

За прототип принята “Система стереотелевидения” [1], содержащая на передающей стороне фотоэлектрический преобразователь /ФЭП/ на основе пьезодефлекторов, формирующий два изображения одного объекта и включающий правый и левый объективы, соответствующее число пьезодефлекторов, блоки строчной и кадровой развертки, шесть фотоприемников, шесть предварительных усилителей, и содержащая шесть ключей, три АЦП видеосигнала, два АЦП сигнала звука, генератор синусоидальных колебаний и синтезатор частот, три формирователя кодов, два самоходных распределителя импульсов /СРИ/, триггер и трехканальный передатчик радиосигналов, на приемной стороне содержащая антенну, блок управления, три тракта приема и обработки кодов видеосигналов, светодиодный плоскопанельный экран /СД-экран/, канал формирования управляющих сигналов, два канала воспроизведения звука, ИК-передатчик, расположенный на корпусе СД-экрана и ЗД-очки с ИК-приемником на их оправе. Каждый тракт приема и обработки кодов видеосигналов включает блок приема радиосигналов, усилитель радиочастоты, двухполярный амплитудный детектор, два формирователя импульсов и канал одного из цветовых сигналов, включающий два регистра цветового сигнала /R, G, B/, первый блок задержки, сумматор, второй блок задержек, два накопителя кодов кадра и два блока формирования импульсов. В передающей стороне видеорежим 960×540×50 Гц. Информация кодов стереопар передается тремя радиоканалами. На приемной стороне принимаются три радиосигнала тремя трактами приема и обработки кодов видеосигналов последовательно правого и левого кадров стереопар, коды сигналов R, G, B распределяются по своим каналам, в которых выполняется удвоение отсчетов в строке с 960 до 1920 и удвоение строк с 540 до 1080 в кадре. Коды в каждом канале поступают в два накопителя кодов кадра, с них в два блока формирователей импульсов и с них на входы СД-экрана, изображение с которого воспринимается зрителем объемным через ЗД-очки, воспроизводимый видеорежим 1920×1080. Недостатки прототипа: передача информации стереопар по трем радиоканалам, прием ее тремя трактами приема и использование в СД-экране светодиодных ячеек, содержащих каждая по 24 светодиода, определяют высокую энергоемкость системы.

Цель изобретения - снижение энергоемкости системы. Техническим результатом является уменьшение энергоемкости системы в три раза при передаче-приеме информации, достигаемое передачей радиосигналов одним радиоканалом и приемом ее одним трактом приема и обработки кодов, и уменьшение числа светодиодов, используемых в СД-экране в 8 раз, достигаемое применением СД-ячеек, содержащих по три светодиода

Сущность изобретения состоит в том, что в систему стереотелевидения, содержащую на передающей стороне ФЭП, три АЦП видеосигнала, формирователь кодов, два СРИ и передатчик радиосигналов, приемную сторону, включающую тракт приема и обработки кодов с каналами сигналов R, G, B и СД-экран, на передающей стороне вводятся три АЦП видеосигнала, шесть кодеров, в ФЭП вводятся две матрицы ПЗИ, а передатчик выполняется одноканальным, на приемной стороне прием информации выполняется одним трактом приема и обработки кодов видеосигналов, вводятся два приемных регистра и три канала левого кадра стереопары сигналов R_Л, G_Л, B_Л, в каждый из каналов правого и левого кадров стереопары вводятся декодер и формирователь управляющих сигналов, а СД-экран выполняется из СД-ячеек, содержащих по три светодиода.

Передающая сторона на фиг.1, структура цифрового потока на фиг.2, кодер на фиг.3, диаграммы работы кодера на фиг.4, формирователь кодов на фиг.5, приемная сторона на фиг.6, спектр амплитудно-модулированного сигнала на фиг.7, двухполярный амплитудный детектор на фиг.8, декодер на фиг.9, блок обработки кодов на фиг.10, накопитель кодов кадра на фиг.11, блок регистров на фиг.12, 13, формирователь управляющих сигналов на фиг.14, блок выделения ССИ /СИС/ на фиг.15, СД-ячейка на фиг.16, элемент матрицы на фиг.17, расположение излучающих элементов матрицы в СД-экране на фиг.18, временные диаграммы работы системы на фиг.19.

На передающей стороне принимается видеорежим 800×1000×25 Гц, где 800 - число кодируемых отсчетов в строке, 1000 - число кодируемых строк кадра, 25 Гц - частота стереопар: коды цветовых сигналов правого кадра R, G, B и коды цветовых сигналов левого кадра R_Л, G_Л, B_Л передаются в одном потоке параллельно /фиг.2/. Частота дискретизации при аналого-цифровом преобразовании сигналов стереопар составляет: f_ацп=800_отсч×1000_стр×25 Гц=20 МГц.

Частота строк 25 Гц×1000_стр=25 кГц.

При формировании цифрового изображения с высокой частотой дискретизации всегда будут коды, равные по величине, и чем выше частота дискретизации, тем равных по величине кодов будет больше. В заявляемой системе применяется сжатие потока кодов кадра раздельно каждого цветового сигнала R, G, В правого кадра и R_Л, G_Л, B_Л левого кадра стереопары. Коэффициент сжатия в каждом потоке цветового сигнала принимается равным 4. Частота дискретизации на выходе каждого кодера составляет 5 МГц . Период следования кодов в потоке 200 нс период следования разрядов в коде 7,4 нс 27 число разрядов в суммарном коде, который состоит из трех 9-разрядных кодов сигналов R, G, B правого кадра стереопары, суммарный код левого кадра стереопары состоит из трех 9-разрядных кодов сигналов R_Л, G_Л, B_Л. Тактовая частота в системе составляет: f_T=5 МГц×27_разр=135 МГц.

Несущая частота передатчика принимается f_H=135 МГц×15=2025 МГц. Верхняя боковая частота f_B=2025 МГц+135=2160 МГц, нижняя боковая модулирующая частота f_HH=2025 МГц-135 МГц=1890 МГц. Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь 1 /ФЭП/, являющийся датчиком видеосигналов двух изображений: правого и левого, формирует три цветовых сигнала R, G, B правого кадра и три цветовых сигнала R_Л, G_Л, B_Л левого кадра стереопары и содержит первый /правый/ объектив 2, в фокальной плоскости которого расположена фоточувствительная сторона матрицы ПЗИ 3 - прибора с зарядовой инжекцией по технологии Foveon Х3 из трехслойного КМОП-датчика [2 с.552, 3 с.832-835] с соответствующим оптическим разрешением /не менее 1600×1000/, обеспечивающим 24-битную глубину цвета [3 с.835], первый-третий выходы матрицы ПЗИ 3 подключены соответственно к входам предварительных усилителей 4, 5, 6. ФЭП содержит второй /левый/ объектив 7, расположенный на соответствующем расстоянии от объектива 2, в фокальной плоскости объектива 7 расположена фоточувствительная сторона второй матрицы ПЗИ 8, первый-третий выходы которой подключены к входам соответственно предварительных усилителей 9 /R_Л/, 10 /G_Л/, 11 /В_Л/. Передающая сторона включает первый 12, второй 13, третий 14 АЦП видеосигнала R, G, B, четвертый 15, пятый 16 и шестой 17 АЦП видеосигнала R_Л, G_Л, B_Л, с первого 18 по шестой 23 кодеры, формирователь 24 кодов, генератор синусоидальных колебаний 25 и синтезатор 26 частот, первый 27 и второй 28 ключи, первый СРИ 29, формирующий коды строчных синхроимпульсов ССИ, второй СРИ 30, формирующий коды строчных синхроимпульсов ССИ, второй СРИ 30, формирующий коды синхроимпульсов стереопар СИС, первый АЦП 31 и второй АЦП 32 сигнала звука, на входы которых подаются звуковые сигналы 3в1, 3в2, и передатчик 33 радиосигналов, включающий последовательно соединенные усилитель 34 несущей частоты, амплитудный модулятор 35 и выходной усилитель 36. Амплитудный модулятор 35 содержит последовательно соединенные кольцевой модулятор, в котором подавляется несущая [4 стр.234], и полосовой фильтр, отфильтровывающий ненужную боковую частоту. АЦП видеосигнала 12-17 выполнены идентично и принимаются без изменений из прототипа [1 с.5, рис.5], АЦП 31, 32 сигнала звука принимаются без изменений из прототипа [1 с.5, рис.8] и преобразуют сигналы звука в 16-и разрядные коды, поступающие с дискретизацией 75 кГц с АЦП 31 на третий информационный вход блока 24 /фиг.1/, с АЦП 32 на четвертый информационный вход блока 24. Кодеры 18-23 идентичны, каждый включает /фиг.3/ последовательно соединенные регистр 37, схему 38 сравнения /компаратор/, счетчик 39 импульсов и дешифратор 40, последовательно соединенные блок 41 элементов задержек, блок 42 ключей и буферный накопитель 43 кодов кадра. Информационными входами являются поразрядно объединенные 1-8 входы регистра 37, первые входы 1-8 схемы 38 сравнения и входы блока 41 элементов задержек. Выходами являются 1-9 выходы буферного накопителя 43 кодов кадра, объем его составляет не менее 200×10³ 9-разрядных кодов. Управляющим входом является управляющий вход /5 МГц/ блока 43. Формирователь 24 кодов включает /фиг.5/ три канала. Первый и второй идентичны, выходы их объединены. Первый канал включает последовательно соединенные первый блок 44 элементов И, первые входы которого являются первым информационным входом и принимают коды R, G, B правого кадра стереопары, первый 45 и второй 46 элементы ИЛИ, первый выходной ключ 47 и первый СРИ 48, второй канал включает второй блок 49 элементов И, первые входы которого являются вторым информационным входом блока 24 и принимают коды R_Л, G_Л, В_Л левого кадра стереопары, третий 50 и четвертый 51 элементы ИЛИ, второй выходной ключ 52 и второй СРИ 53. Третий канал включает третий блок 54 элементов И, первые входы которого являются третьим информационным входом и принимают коды звукового сигнала с АЦП 31, пятый элемент ИЛИ 55, выход которого подключен к второму входу второго элемента ИЛИ 46, и третий СРИ 56 включает четвертый блок 57 элементов И, первые входы которого являются четвертым информационным входом блока 24 и принимают коды звукового сигнала с АЦП 32, шестой элемент ИЛИ 58, выход которого подключен к второму входу четвертого элемента ИЛИ 51, и четвертый СРИ 59. Формирователь кодов 24 включает первый 60, второй 61 и третий 64 ключи и последовательно соединенные счетчик 62 импульсов и дешифратор 63. Блоки элементов И 44, 49, 54, 57 каждый включает по 27 элементов И, СРИ 48, 53, 56, 59 являются 27-разрядными самоходными распределителями импульсов. Пятым информационным входом является сигнальный вход ключа 64, шестым является третий вход четвертого элемента ИЛИ 51. Выходами блока 24 являются: первым - объединенные выходы выходных ключей 47, 52, вторым - третий выход дешифратора 63. Управляющими входами являются: первым - объединенные сигнальные входы первого 60 и второго 61 ключей и счетный вход счетчика 62 импульсов, вторым - сигнальные входы выходных ключей 47, 52, третьим - управляющий вход /U_o/ счетчика импульсов, четвертым - управляющий вход третьего ключа 64. Первый выход дешифратора 63 подключен к первому управляющему входу первого ключа 60, второй выход подключен к второму управляющему входу ключа 60 и к первому управляющему входу второго ключа 61, третий выход подключен к второму управляющему входу второго ключа 61 и является вторым выходом формирователя 24 кодов. Вторые входы элементов И блоков 44, 49, 54, 57 подключены к выходам соответственно СРИ 48, 53, 56, 59. Выход первого ключа 60 подключен к входам СРИ 48, 53, выход второго ключа 61 подключен к входам СРИ 56, 59. Приемная сторона включает /фиг.6/ антенну, блок 65 управления /выбора каналов/, один тракт приема и обработки кодов видеосигналов - параллельно правого и левого кадров стереопары, светодиодный плоскопанельный экран /СД-экран/, канал формирования управляющих сигналов и два канала воспроизведения звука. Тракт приема и обработки кодов видеосигналов производит параллельно прием и обработку кодов видеосигналов правого и левого кадров стереопары и включает последовательно соединенные блок 66 приема радиосигналов, усилитель 67 радиочастоты и двухполярный амплитудный детектор 68 и первый 69 и второй 70 формирователи импульсов, включает первый 71 и второй 72 приемные регистры, каждый из которых содержит по 27 разрядов, три идентичных канала сигналов R, G, В правого кадра стереопары, три вторых идентичных канала сигналов R_Л, G_Л, В_Л левого кадра стереопары. Каналы правого кадра стереопары включают: канал сигнала R, последовательно соединенные регистр 73 сигнала R, декодер 74, блок 75 обработки кодов, накопитель 76 кодов кадра и формирователь 77 управляющих сигналов, канал сигнала G - регистра 78 сигнала G, декодер 79, блок 80 обработки кодов, накопитель 81 кодов кадра и формирователь 82 управляющих сигналов, канал сигнала В - регистр 83 сигнала В, декодер 84, блок 85 обработки кодов, накопитель 86 кодов кадра и формирователь 87 управляющих сигналов.

Каналы левого кадра стереопары включают: канал сигнала R_Л, последовательно соединенные регистр 88 сигнала R_Л, декодер 89, блок 90 обработки кодов, накопитель 91 кодов кадра и формирователь 92 управляющих сигналов, канал сигнала G_Л - регистр 93 сигнала G_Л, декодер 94, блок 95 обработки кодов, накопитель 96 кодов кадра и формирователь 97 управляющих сигналов, канал сигнала В_Л - регистр 98 сигнала В_Л, декодер 99, блок 100 обработки кодов, накопитель 101 кодов кадра и формирователь 102 управляющих сигналов. Выходы формирователей 77, 82, 87, 92, 97, 102 управляющих сигналов подключены к соответствующим входам СД-экрана 103 с расположенным на его корпусе ИК-передатчиком 104. В состав приемной стороны входят ЗД-очки 105 с ИК-приемником 106 на их оправе, входное окно ИК-приемника 106 расположено при пользовании против выходного окна ИК-передатчика 104. Изображение с СД-экрана зрителем воспринимается объемным через ЗД-очки 105. При воспроизведении на экране правого и левого кадров стекла очков поочередно теряют прозрачность, каждый глаз видит свой кадр, что и дает стереоэффект. Стекла ЗД-очков выполнены по технологии ЖК-ячеек просветного типа, используемые как электронно-управляемые светофильтры /затворы/ [3 с.558, 559, 564, 565]. С приходом сигнала 25 Гц /U_выдI с первого выхода триггера 114/ в ИК-передатчик 104 он излучает ИК-импульс, принимаемый ИК-приемником 106, который выдает управляющий сигнал в ЖК-ячейки левого стекла, затемняя его на 20 мс, затем схема ИК-приемника выдает второй сигнал в ЖК-ячейки правого стекла, затемняя его на 20 мс, в результате каждый глаз видит свой кадр. В заявляемой системе включается и второй вариант: схема ИК-приемника соединительным кабелем подключается к первому выходу триггера 114, идет тот же процесс управления затемнением стекол ЗД-очков без участия ИК-передатчика 104. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 107 выделения строчных синхроимпульсов /ССИ/, синтезатор 108 частот, первый ключ 109, счетчик 110 импульсов и дешифратор 111, блок 112 выделения синхроимпульсов стереопар /СИС/, второй ключ 113 и триггер 114. Приемная сторона включает идентичные первый 115 и второй 116 каналы воспроизведения звука, каждый из которых содержит регистры, цифроаналоговый преобразователь /ЦАП/ с фильтром НЧ, усилитель мощности и громкоговоритель.

СД-экран 103 представляет совокупность излучающих элементов по числу разрешения кадра 1,6×10⁶ /1600×1000/, выполненных в соответствующем экранном материале. СД-экран включает экранный материал и матрицу из излучающих элементов по числу разрешения кадра. Каждый излучающий элемент включает три светодиодных ячейки /СД-ячейки/, каждая из которых излучает один из основных цветов R, G, B. СД-ячейка содержит /фиг.16/ светодиод 153 белого свечения и соответствующий цветной светофильтр 154 на излучающей стороне. Три СД-ячейки составляют излучающий элемент в матрице /фиг.17/, расположение СД-ячеек в матрице экрана на фиг.18. Уровень яркости излучения СД-ячейки воспринимается зрением пропорционально числу импульсов излучений, выполняемых светодиодами ячейки за период кадра /20 мс/, которых может быть от одного /78 мкс/ до 255 /20 мс/. Суммарное излучение трех основных цветов тремя светодиодами излучающего элемента формирует яркость и цветовой тон одного пиксела на экране. В качестве светодиодов могут применяться светодиоды с полимерными органическими молекулами - светодиоды технологии СДТ /или PLEД/ [8 с.43] или сверхяркие светодиоды белого свечения фирм “Nichia”, “Ledtronics” [9 с.47]. Светодиоды - как технологии СДТ, так и сверхъяркие исполняются в экранном материале методом микроэлектронной технологии. Размеры сверхъярких светодиодов допускаются диаметром до 0,5 мм /фиг.16/, размер одного излучающего элемента в этом случае 1×1 мм /фиг.17/, размер СД-экрана составит:

по горизонтали 1600×1 мм=1600 мм,

по вертикали 1000×1 мм=1000 мм,

по диагонали 188 см или 74”.

Декодеры 74, 79, 84, 89, 94, 99 идентичны, каждый включает /фиг.9/ последовательно соединенные первый 9-разрядный регистр 117, накопитель 118 кодов кадра емкостью 200000 9-разрядных кодов /200_отсч×1000_строк/, второй 9-разрядный регистр 119, первый блок 120 ключей из 8 ключей и третий 8-разрядный регистр 121, последовательно соединенные второй блок 122 ключей из восьми ключей, 8-разрядный вычитающий счетчик 123 импульсов и дешифратор 124, первый 125, второй 126, третий 127 и четвертый 128 ключи. Информационными входами декодера являются 1-9 входы первого регистра 117, выходом являются 1-8 выходы третьего регистра 121. Управляющими входами являются: первым - объединенные управляющий вход регистра 117 и сигнальный вход /5 МГц/ третьего ключа 127, вторым - объединенные сигнальные входы /20 МГц/ ключей 125, 126, 128. Выход девятого разряда второго регистра 119 параллельно подключен к первому управляющему входу второго ключа 126, к вторым управляющим входам третьего 127 и четвертого 128 ключей и первого 125 ключа и к второму управляющему входу первого блока 120 ключей, к первому управляющему входу второго блока ключей 122. Выход первого ключа 125 подключен к первому управляющему входу третьего регистра 121, второй управляющий вход которого подключен к выходу второго ключа 126, к которому подключен и счетный вход вычитающего счетчика 123 импульсов. Выход дешифратора 124 подключен параллельно к первому управляющему входу первого блока 120 ключей, к второму управляющему входу второго блока 122 ключей, к первым управляющим входам ключей 125, 127, 128 и к второму управляющему входу второго ключа 126. Выход третьего ключа 127 подключен к управляющему входу накопителя 118 кодов кадра, выход четвертого ключа 128 подключен к управляющему входу второго регистра 119. Блоки 75, 80, 85, 90, 95, 100 обработки кодов идентичны, каждый включает /фиг.10/ триггер 129, вход которого является управляющим входом /20 МГц/, первый 130 и второй 131 блоки ключей по 8 штук в каждом, первый 132, второй 133, третий 134, четвертый 135 регистры, сумматор 136, пятый 137 и шестой 138 регистры и 16 диодов. Информационными входами блока 75 являются поразрядно объединенные входы блоков 130, 131 ключей, на них в параллельном виде с декодера 74 поступают коды с частотой 20 МГц. Выходами являются поразрядно объединенные выходы 0-7 сумматора 136 и выходы 1-8 регистров 137, 138, которые выполняют хранение /задержку/ кодов на 50 нс. Частота выхода кодов с блока 75 40 МГц. Первый выход триггера 129 подключен к управляющим входам регистров 133, 134, 137 и к управляющему входу блока 130 ключей, второй выход триггера подключен к управляющим входам первого 132, четвертого 135, шестого 138 регистров и к управляющему входу второго блока 131 ключей. Вход триггера подключен к управляющему входу сумматора 136. Выходы первого блока 130 ключей подключены к 1-8 входам первого 132 и второго 133 регистров. Выходы второго блока 131 ключей подключены к 1-8 входам третьего 134, четвертого 135 регистров. Выходы первого регистра 132 подключены к входам пятого 137 регистра и через диоды к первым входам сумматора 136, к которым подключены и выходы второго 133 регистра. Выходы третьего 134 регистра подключены к входам шестого 138 регистра и через диоды - к вторым входам сумматора, к которым подключены и выходы четвертого регистра 135. Накопители 76, 81, 86, 91, 96, 101 кодов кадра идентичны, каждый включает /фиг.11/ блоки 139 регистров по числу строк в кадре /1000/. Информационным входом блока 76 /81/ являются поразрядно объединенные 1-8 входы блоков 139_1-1000. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого блока 139₁ регистров, вторым - объединенные вторые управляющие входы U_выд/25 кГц/ блоков 139 регистров, третьим - объединенные третьи управляющие входы U_д/40 МГц/ блоков 139 регистров. Каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока 139 регистров. Управляющий выход последнего блока 139₁₀₀₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 139 регистров. Выходами накопителя 76 кодов кадра являются выходы всех блоков 139 регистров. Блоки 139 регистров идентичны, каждый включает /фиг.12, 13/ первый 140 и второй 141 ключи, распределитель 142 импульсов и восемь регистров 143_1-8, каждый из которых содержит по 1600 разрядов по числу отсчетов в строке. Информационными входами блока 139 регистров являются с первого по восьмой поразрядно объединенные третьи входы разрядов восьми регистров 143. Выходами являются параллельные выходы всех разрядов /1600/ восьми регистров 143, всего выходов 12800 /1600×8/. Выходы 1000 блоков 143 являются выходами накопителя 76 кодов кадра, этих выходов 12,8×10⁶/12800×1000/. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого ключа 140, вторым - сигнальный вход U_выд/25 кГц второго ключа 141, третьим - сигнальный вход U_д/40 МГц/ первого ключа 140, четвертым - первый управляющий вход второго ключа 141. Последний выход распределителя 142 импульсов является управляющим выходом блока 139 регистров для следующего блока 139₂ регистров и подключен к первому управляющему входу первого ключа 140 /фиг.12/. Выход первого ключа подключен к входу распределителя 142 импульсов, выходы которого последовательно, начиная с первого, подключены к первым /тактовым/ входам разрядов восьми регистров 143. Выход второго ключа 141 подключен параллельно к вторым входам разрядов восьми регистров 143 и к второму управляющему входу своего ключа 141, прошедший один импульс Uвыд закрывает ключ 141. Выходы накопителей кодов кадра /фиг.6/ подключены к информационным входам своих формирователей 77, 82, 87, 92, 97, 102 управляющих сигналов, назначение которых выполнять преобразования “код - число импульсов излучений” для получения соответствующей скважности излучений светодиодов за период кадра. Каждый из формирователей управляющих сигналов включает преобразователей по числу разрешения кадра 1600×1000=1,6×10⁶. Формирователи управляющих сигналов идентичны, каждый включает /фиг.14/ блок 144 формирователей импульсов, содержащий идентичные схемы формирования импульсов по числу преобразователей /1,6×10⁶/ и являющийся управляющим входом, подключен к соответствующему выходу триггера 114 /фиг.6/, и преобразователи “код - число импульсов излучений”, число которых по числу разрешения кадра. Каждый преобразователь включает /фиг.14/ последовательно соединенные дешифратор 145, входы которого являются информационными входами преобразователя, блок 146 ключей из 255 ключей и выходной ключ 147, включает СРИ 148 и источник 149 питания для одного светодиода в СД-экране. Выходы дешифратора 145 подключены к первым соответствующим управляющим входам блока 146 ключей, выходы которых объединены и подключены к управляющему входу U_oт выходного ключа 147, сигнальный вход которого подключен к выходу источника 149 питания. СРИ 148 подключен к соответствующему выходу в блоке 144 и имеет 255 разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке 146 ключей /вход 2/. Информационными входами блока 77 /82, 87/ являются информационные входы всех преобразователей “код - число импульсов излучений”, выходы выходных ключей 147 являются выходами блока 77 /82, 87/, которые подключены к соответствующим входам СД-экрана 103. Исходное состояние выходных ключей 147 и ключей в блоках 146 закрытое. С поступлением на управляющий вход формирователя 77 управляющих сигналов импульса с соответствующего выхода триггера 114 схемы формирователей импульсов блока 144 выдают параллельно импульсы U_П соответствующей амплитуды и длительности и запускают в работу все СРИ 148. Длительность работы СРИ 148, прохождение импульса от первого разряда до последнего 255 разряда составляет 20 мс /50 Гц/. Коды со всех накопителей кодов кадра 76, 81, 86, 91, 96, 101 параллельно и синхронно выдаются в дешифраторы 145 формирователей управляющих сигналов 77, 82, 87, 92, 97, 102. Выходные сигналы с дешифраторов 145 /фиг.14/ соответственно значениям кодов открывают соответствующие ключи в блоках 146. С приходом на вход блока 144 управляющего сигнала на входы всех СРИ 148 поступают импульсы U_П, запускающие в работу СРИ 148. На выходах 255 разрядов последовательно через 78 мкс появляется импульс, поступающий на сигнальный вход своего ключа в блоке 146, который, пройдя открытый ключ блока 146, открывает выходной ключ 147, и этот же импульс закрывает пройденный ключ, поступая с его выхода на второй управляющий вход ключа, как и в ключе 141 блока 139 /фиг.12/. Таким образом, все ключи блока 146 после срабатывания всех 255 разрядов СРИ 148 переходят в закрытое исходное состояние.

Каждый импульс U_oт с блока 146 открывает выходной ключ на длительность в 78 мкс: , где 20 мс /20000 мкс/ длительность кадра, 255 - разрешение 8-разрядного кода, число выходных сигналов с СРИ 148. Соответственно величине кода светодиод за период кадра запитывается по 78 мкс столько раз, сколько было открыто ключей в блоке 146 ключей /фиг.14/, чем больше величина кода, тем больше число импульсов излучений произвел светодиод за период кадра 20 мс. Пример распределения импульсов излучений в периоде кадра соответственно величине кода в таблице 1.

Таблица 1 Код на входе дешифратора 145 Распределение импульсов излучений в периоде кадра Число излучений за кадр 00… 00 00…     000 0 00… 001 00… 128   000 1 00… 010 00 88   176 000 2 00… 011 00 64 128 192 00 3 .   .   . .   .   . .   .   . 11111110 1, 2, 3, 4… 253, 254 254 11111111 1, 2, 3, 4… 253, 254, 255 255

0 - отсутствие излучения,

1, 2, 3, 4…255 - номера следования излучений в периоде кадра. Следование импульсов излучений в периоде кадра через равные интервалы времени соответствует естественному восприятию зрением человека изображения по достоверности в цветопередачи и по яркости. Инерционность срабатывания светодиодов должна быть до 1 мкс.

В блоках 76, 81, 86 сосредотачиваются коды сигналов R, G, B правого кадра стереопары, в блоках 91, 96, 101 сосредотачиваются коды сигналов R_Л, G_Л, B_Л левого кадра стереопары.

Импульс СИС 25 Гц с блока 112 открывает ключ 113, который пропускает импульсы 50 Гц частоты кадров, первый импульс, проходящий ключ, является импульсом правого кадра стереопары. С выхода ключа 113 импульсы 50 Гц поступают на вход ИК-передатчика 104 и на вход триггера 114. По окончании заполнения в накопителях 76, 81, 86, 91, 96, 101 кодов кадра всех регистров 139 /фиг.11/ коды правого кадра стереопары R, G, B и коды левого кадра стереопары R_Л, G_Л, B_Л параллельно и синхронно выдаются в формирователи 77, 82, 87, 92, 97, 102 управляющих сигналов. Преобразование в них кодов в число импульсов излучений идет параллельно. Сигнал с первого выхода триггера 114 U_выд1 поступает на управляющий вход блоков 77, 82, 87, схемы формирования импульсов U_П блока 144 /фиг.14/ запускают в работу СРИ 148, импульсы с выходов разрядов которого последовательно через открытые ключи в блоке 146 поступают на управляющий вход U_oт выходного ключа 147. Каждый импульс открывает выходной ключ 147 на длительность импульса U_oт /78 мкс/, а источник 149 питания запитывает на 78 мкс свой светодиод в СД-экране. За период 20 мс правого кадра каждый светодиод выдает столько импульсов излучений, сколько ключей в блоке 146 было открыто с дешифратора 145. В это время в ЗД-очках затемнено левое стекло и зритель видит правым глазом правый кадр. Через 20 мс сигнал U_выд2 со второго выхода триггера 114 поступает на управляющие входы блоков 92, 97, 102, в них с блока 144 сигналами U_П запускаются СРИ 148, следуют те же процессы, что и в блоках 77, 82, 87, и зритель через открытое левое стекло ЗД-очков левым глазом видит левый кадр стереопары.

Далее процессы повторяются.

Блок 107 выделения ССИ и блок 112 выделения синхроимпульсов стереопар СИС идентичны, каждый включает /фиг.15/ 5-и разрядный счетчик 150 импульсов, дешифратор 151, элемент НЕ 152 и два диода. Информационным входом блока 107 /112/ является счетный вход счетчика 150 импульсов, управляющим входом является управляющий вход U_o счетчика 150 импульсов, который через первый диод подключается к выходу соответствующего формирователя /69, 70/ импульсов, фиг.6. В блоке 107 информационный вход подключен к выходу формирователя 69 импульсов, управляющий вход подключен к выходу формирователя 70 импульсов. В блоке 112 информационный вход подключен к выходу блока 70, управляющий вход через диод подключен к выходу блока 70. Выходом блока 107 является выход дешифратора 151, который через второй диод подключен к выходу элемента НЕ 152, и вместе они подключены к управляющему входу счетчика 150 импульсов после первого диода. Код ССИ является 27-и разрядным кодом из одних единиц. Код СИС также является 27-и разрядным кодом из одних единиц. Код ССИ поступает на счетный вход блока 107, в этот момент импульсов с блока 70 нет, код СИС поступает на счетный вход блока 112, в этот момент импульсов кода с блока 69 нет /фиг.2/.

Работа блоков 107 /112/ фиг.15.

С поступлением кода ССИ на счетный вход счетчика 150 импульсов он ведет счет 27 импульсов подряд, в счетчике формируется код 11011. В результате на выходах 1, 2, 4, 5 разрядов счетчика 150 появляются сигналы, они дешифруются дешифратором 151, на выходе блока 107 появляется импульс ССИ /25 кГц/. При поступлении импульсов кода ССИ с блока 70 импульсы никакого кода не поступают на второй вход блока 107. Начиная со второго кода строки, с блока 70 пойдут коды на управляющий вход счетчика 150, и с приходом каждого импульса, кода счетчик 150 обнуляется и не сможет достигнуть счета 27. Параллельно и на счетный вход счетчика 150 идут коды строки, и по каждому нулю в коде элемент НЕ 152 выдает импульс на управляющий вход счетчика и обнуляет его. В дополнение с выхода дешифратора 151 сигнал ССИ через второй диод поступает на управляющий вход счетчика 150 и обнуляет его. Таким образом, схема блока 107 /112/ исключает появление на выходе ложного сигнала ССИ /СИС/.

Блок 112 работает аналогично.

ФЭП 1 первой матрицей ПЗИ 3 формирует три аналоговых видеосигнала правого кадра и параллельно второй матрицей ПЗИ 8 формирует три аналоговых видеосигнала левого кадра. На каждый из трех слоев матриц ПЗИ с ключа 27 поступают импульсы 25 кГц частоты строк для считывания сигналов пикселов по вертикали, входы 1 матриц. На вторые входы матриц с ключа 28 поступают импульсы 20 МГц для считывания сигналов пикселов по горизонтали [3 с.832]. Аналоговые сигналы с матриц поступают в предварительные усилители 4-6, 9-11, с выходов которых поступают в АЦП соответственно 12-14 и 15-17, с выходов которых 8-и разрядные коды цветовых сигналов с дискретизацией 20 МГц поступают на входы кодеров 18-20 правого кадра, на входы кодеров 21-23 левого кадра. Синхронизация считывания сигналов с матриц ПЗИ выполняется открытием ключей 27, 28 передним фронтом импульса 25 Гц на длительность кадра 40 мс. Синтезатор 26 частот выдает: с первого выхода импульсы 20 МГц дискретизации кодов в АЦП 12-17, со второго выхода импульсы 5 МГц U_выд с кодеров 18-23 и на первые управляющие входы формирователя 24 кодов, АЦП 31, 32, с третьего - импульсы 75 кГц дискретизации кодов сигнала звука на вторые управляющие входы АЦП 31, 32, с четвертого - тактовые импульсы 135 МГц на второй управляющий вход блока 24, с пятого - импульсы 25 кГц частоты строк на сигнальный вход ключа 27, с шестого - импульсы 25 Гц частоты стереопар, с седьмого выхода - синусоидальные колебания несущей частоты 2025 МГц со стабильностью 10^-7 в передатчик 33 радиосигналов.

АЦП преобразуют аналоговые видеосигналы в 8-разрядные коды, которые в параллельном виде поступают на 1-8 входы кодеров 18-23.

Работа кодеров, фиг.3.

Коды поступают на 1-8 входы регистра 37, на первые входы схемы 38 сравнения и на входы блока 41 элементов задержек. Исходное состояние ключей в блоке 42 открытое. Код в блоке 41 задерживается на время срабатывания схемы сравнения /18 нс/ и поступает через открытые ключи блока 42 на 1-8 входы буферного накопителя 43 кодов кадра емкостью 200×10³ 9-разрядных кодов. Схема 38 сравнения выполняет сравнение по величине каждого предыдущего и последующего кодов с целью выявления их равенства или неравенства. При следовании неравных кодов они проходят через блок 41, открытые ключи блока 42 и поступают на 1-8 входы буферного накопителя 43 кодов. Выдача кодов из блока 43 выполняется сигналом U_выд 5 МГц с выхода 2 блока 26. Поступление кодов в блок 43 при следовании неравных кодов идет с частотой 20 МГц. В общем потоке кодов имеется большое число равных по величине кодов, следующих последовательно. За счет равных кодов, следующих последовательно, кодер и выполняет сжатие потока кодов. Коэффициент сжатия, плавающий от 1 до 255, общий коэффициент сжатия потока кодов кадра принимается равным 4, поэтому частота выдачи с блока 43 принимается 5 МГц При коэффициенте сжатия выше 4 частота 5 МГц выдачи будет тем более удовлетворять. Схема 38 сравнения выполняет сравнение кодов и представляется двумя микросхемами 53ОСП1 с временем срабатывания 18 нс [5 с.279]. При неравенстве кодов А>B появляется сигнал на выходе 2 блока 38 /в микросхеме выход 5 [5 с.272, рис.2.190]/, при равенстве кодов А=В сигнал с выхода 1 /в микросхеме вых.7/. При равенстве кодов сигнал с выхода 1 блока 38 закрывает ключи в блоке 42, поступает счетным импульсом в счетчик 39 импульсов и как сигнал U_выд на первый управляющий вход регистра 37. Счетчик 39 8-разрядный, максимальный код в нем 255 /11111111/, отсюда и максимальный коэффициент сжатия 255. Счетчик из микросхем К531ИЕ160 с временем срабатывания 8 нс [5 с.428]. При появлении неравных кодов со схемы 38 следует сигнал с выхода 2 или 3 /А<B/, которые объединены, сигнал с них используется для выдачи кода числа равных кодов из счетчика 39 импульсов через диоды на входы блока 43 и для заполнения в блоке 43 девятого разряда, с которого сигнал используется для опознания по нему кода числа равных кодов при декодировании. Этот же сигнал открывает ключи в блоке 42 /вход 1/ и обнуляет регистр 37 /вход 2/. Выданный перед этим с блока 43 код является первым кодом последовательности, диаграмма I фиг.4, они помечены крестиками. Коды, равные по величине и подсчитанные счетчиком 39, исключаются из потока, диаграмма III фиг.4, за счет их и идет сжатие потока кадра. Емкость буферного накопителя 43 составляет 200×10³ 9-разрядных кодов для обеспечения темпа следования кодов с частотой 5 МГц. При следовании подряд кодов, равных по величине более 255, в работу вступает дешифратор 40. При коде 11111111 дешифратор 40 выдает сигнал, который одновременно открывает ключи в блоке 42, обнуляет регистр 37, сигналом U_выд выдает код из счетчика 39 /вход 1/ и обнуляет счетчик 39 /вход 2/, а в 9-й разряд блока 43 поступает сигнал опознания кода числа равных кодов. Пропускная способность кодера определяется временем срабатывания схемы 38 сравнения, которая обеспечивает до 40 Мбайт/с и удовлетворяет требуемой 20 Мбайт/с. С выходом кодеров 18, 19, 20 9-разрядные коды в параллельном виде поступают на первый информационный вход формирователя 24 кодов /фиг.5/. С выходов кодеров 21, 22, 23 9-разрядные коды поступают на второй информационный вход формирователя 24 кодов. Первым кодом в первой строке кадра идет 27-разрядный код СИС, начиная со второй строки, первым кодом в каждой строке идет код ССИ. В сжатом потоке кодов со 2-го по 197 идут коды цветовых сигналов /фиг.2/, три кода 3в1 и три кода 3в2. Последовательно идущие три 9-разрядных кода R, G, B составляют 27-разрядный суммарный код правого кадра стереопары, три 9-разрядных кода R_Л, G_Л, В_Л составляют 27-разрядный код левого кадра стереопары. На выходе блока 24 единицы в суммарном коде правого кадра стереопары представляются положительными полусинусоидами моночастоты 135 МГц, а единицы в суммарном коде левого кадра стереопары представляются отрицательными полусинусоидами той же частоты.

Работа формирователя 24 кодов, фиг.5.

Временные диаграммы работы блока 24 на фиг.19. Блок 24 преобразует параллельные коды в последовательные и заменяет в них представление единиц с импульсов на положительные и отрицательные полусинусоиды. На первый информационный вход в блок 44 поступают 9-разрядные коды правого кадра цветовых сигналов R, G, B, на второй информационный вход в блок 49 поступают 9-разрядные коды левого кадра R_Л, G_Л, В_Л. На третий информационный вход в блок 54 поступают 16-разрядные коды сигнала звука 3в1 с АЦП 31, на четвертый в блок 57 поступают 16-разрядные коды сигнала звука 3в2 с АЦП 32, на пятый поступают 27-разрядные коды ССИ с СРИ 29 и на шестой поступают 27-разрядные коды СИС с СРИ 30. На вторые входы блоков 44, 49, 54, 57 поступают последовательно по 27 импульсов с СРИ соответственно 48, 53, 56, 59. Сигнал запуска U_П СРИ 48, 53 приходит с ключа 60, сигнал запуска U_П СРИ 56, 59 приходит с ключа 61.

С выходов блоков 44, 49 импульсы кодов последовательно через элементы ИЛИ 45, 46 и 50, 51 поступают на управляющие входы выходных ключей 47 и 52 и открывают их на время своей длительности 7,4 нс . Выходной ключ 47 в открытом состоянии пропускает одну положительную полусинусоиду на выход, выходной ключ 52 в открытом состоянии пропускает на выход одну отрицательную полусинусоиду.

Выходы выходных ключей объединены и являются первым выходом блока 24, выходной сигнал с которого представляет собой полные или неполные синусоиды моночастоты 135 МГц со стабильностью 10^-7. Очередность следования кодов в строке определяется счетчиком 62 импульсов и дешифратором 63. Счетчик 62 8-разрядный ведет счет импульсов строки 5 МГц с первого по 200-й. При коде 00000001 импульс с первого выхода дешифратора 63 открывает ключ 60, который пропускает импульсы 5 МГц, идет формирование кодов строки со второго по 197. С приходом на вход счетчика 62 197-го импульса сигнал со второго выхода дешифратора 63 закрывает ключ 60 и открывает ключ 61, при этом формируются по три кода звука. С приходом в счетчик 62 200-го импульса строки с третьего выхода дешифратора 63 импульс закрывает ключ 61 и как сигнал U_П запускает СРИ 29, выдающий последовательный 27-разрядный код ССИ на сигнальный вход третьего ключа 64, в открытом состоянии пропускающий код ССИ на третий вход элемента ИЛИ 46. С приходом импульса 25 Гц U_П на вход СРИ 30 он передним фронтом закрывает ключ 64 на время своей длительности и запускает СРИ 30, который выдает последовательный 27-разрядный код СИС на третий вход элемента ИЛИ 51, с окончанием длительности импульса U_З /200 нс/ ключ 64 открывается. Длительность импульса UЗ определяется длительностью кода СИС, 27 разрядов составляют 200 нс. Когда идут коды ССИ, не идет код СИС и, наоборот.

Амплитудный модулятор 35 передатчика 33 состоит из последовательно соединенных кольцевого модулятора и полосового фильтра [4, с.234]. В кольцевом модуляторе подавляется несущая частота, полосовой фильтр отфильтровывает нижнюю боковую сторону, фиг.7. Верхняя боковая модулированная частота 2160 МГц с информацией кодов стереопар блоком 35 выдается в выходной усилитель 36 и излучается им в эфир. При принятой стабильности частоты несущей в 10^-7 занимаемая полоса в эфире составляет ±216 Гц или 432 Гц, для передачи такой полосы нужна много меньшая мощность передатчика, чем при передаче сигнала полосой в несколько МГц. Радиосигналы на приемной стороне принимаются блоком 66 /фиг.6/, являющегося селектором каналов с электронной настройкой. Блок 66 включает входную цепь, усилитель радиочастоты и смеситель. Радиочастотный сигнал через петлю связи поступает на смеситель, на второй вход которого с синтезатора 108 частот /вход 3 блока 66/ подается частота, равная частоте передатчика 33, необходимая для детектирования однополосного сигнала [6, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 66, поступает на вход усилителя 67 радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 68, выполненного по схеме по фиг.8. Диод Д1 выделяет положительную огибающую модулирующего сигнала /фиг.19, диаграмма 9/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид - символы единиц кодов правого кадра R, G, B стереопары. Диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид - символы единиц кодов левого кадра R_Л, G_Л, B_Л стереопары. С первого выхода блока 68 продетектированные положительные полусинусоиды частоты 135 МГц поступают на вход первого формирователя 69 импульсов, со второго выхода блока 68 продетектированные отрицательные полусинусоиды частоты 135 МГц поступают на вход второго формирователя 70 импульсов. Формирователя 69, 70 импульсов выполнены со схеме несимметричного триггера с эмиттерной связью [7, с.209], формирующей прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность и длительность, равную длительности импульсов на передающей стороне. Единицы в кодах представляются импульсами, нули их отсутствием. При включении питания ключ 109 в закрытом состоянии. Порядок работы приемной стороны определяется сигналами канала формирования управляющих сигналов, задающая роль принадлежит блоку 107 выделения ССИ. При каждом приходе на вход блока 107 кода из 27 единиц /при отсутствии импульсов с блока 70/ на выходе блока 107 появляется строчный синхроимпульс ССИ, поступающий на первый вход синтезатора 108 частоты и открывающий ключ 109. По сигналам ССИ выполняется синхронизация /подстройка/ частоты в блоке 108, собственная частота которого имеет стабильность 10^-6. Вторые входы блока 108 подключены к второй группе выходов блока 65 /выбора каналов/, сигнал с которого определяет частоту, выдаваемую с блока 108 на третий вход блока 66. Синтезатор 108 частот выдает: с первого выхода импульсы 5 МГц, со второго выхода тактовые импульсы 135 МГц, с третьего - импульсы 75 кГц дискретизации сигналов звука, с четвертого - импульсы дискретизации кодов 20 МГц, с пятого - синусоидальные колебания несущей частоты, с шестого - импульсы 50 Гц частоты кадров, с седьмого - импульсы двойной частоты дискретизации кодов видеосигналов 40 МГц. С формирователя 69 импульсов коды правого кадра стереопары поступают на информационный вход первого приемного регистра 71, с второго формирователя 70 импульсов коды левого кадра стереопары поступают на информационный вход второго приемного регистра 72. Приемные регистры 71, 72 каждый включает по 27 разрядов для приема суммарных кодов стереопар из 9-и разрядных трех кодов сигналов соответственно R, G, B правого кадра и R_Л, G_Л, B_Л левого кадра стереопары. С приемного регистра 71 сигналы U_выд 5 МГц выдают коды в регистры 73, 78, 83, с приемного регистра 72 в регистры 88, 93, 98. С выходов этих регистров коды выдаются с частотой 5 МГц в свои декодеры, соответственно 74, 79, 84, 89, 94, 99.

Работа декодеров, фиг.9.

Коды в параллельном виде поступают в первый регистр 117, с которого выдаются в накопитель 118 кодов кадра, который емкостью 200·10³ 9-и разрядных кодов. Из накопителя 118 коды выдаются сигналами 5 МГц с ключа 127. При закрытом ключе 127 накопитель 118 сосредотачивает коды в себе. Исходное состояние ключей в блоке 120 открытое, в блоке 122 закрытое, ключей 125, 127, 128 открытое, ключа 126 закрытое. В 1-8 разряды второго регистра 119 поступает 1-8 информационные разряды кодов, а при наличии в 9-м разряде сигнала опознания кода числа равных кодов он поступает в 9-й разряд регистра 119. С регистра 119 код выдается сигналом с ключа 128 уже с частотой 20 МГц. Пока в регистр 119 поступают коды без сигнала опознания в 9-м разряде, они поступают через открытые ключи в блоке 120 в третий регистр 121, а с него выдаются сигналом U_выдI с ключа 125 на выход декодера. Сигнал U_выдI при выдаче кода и обнуляет разряды регистра 121. При поступлении в регистр 119 кода с сигналом опознания в 9-ом разряде сигнал с девятого разряда регистра 119 закрывает ключи в блоке 120 /вход 2/, закрывает ключи 125, 127, 128, открывает ключ 126 и ключи в блоке 122. Выдача кодов с регистра 119 прерывается, а накопитель 118 кодов производит накопление кодов кадра, так как в него продолжают поступать коды. Код числа равных кодов через открытые ключи в блоке 122 поступает в вычитающий счетчик 123 импульсов, на счетный вход которого с ключа 126 поступают импульсы 20 МГц. Импульс с ключа 126 поступает и как сигнал U_выд2 на второй управляющий вход регистра 121 и выдает содержащийся в нем код, но при этом не обнуляет его. Поэтому пока идет работа счетчика 123 на вычитание из регистра 121 выдается один и тот же код, эти коды были изъяты при сжатии потока в кодере на передающей стороне. С выхода регистра 121 идет восстановленный на 100% поток кодов. С регистра 121 идут только 8-разрядные коды с дискретизацией 20 МГц в блок 75. По окончании вычитания в счетчике 123 в дешифратор 124 поступает код из нулей, с выхода дешифратора 124 сигнал одновременно закрывает ключи в блоке 122, закрывает ключ 126, открывает ключи в блоке 120 /вход 1/ и ключи 125, 127, 128. С накопителя 118 опять выдаются коды в регистр 119, с него через открытые ключи блока 120 в регистр 121 и процессы повторяются. Пропускная способность декодера определяется временем срабатывания 10,5 нс счетчика 123, который из микросхем 100ИЕ137 [5 с.428] плюс время срабатывания дешифратора 124 6 нс /микросхема 100ИД161/ [5 с.433]. Скорость восстановления потока кодов до 50 Мбайт/с. Восстановленный поток кодов с частотой 20 МГц и числом отсчетов в строке 800 /200×4/ поступает на вход блока 75 /80, 85/ обработки кодов для удвоения их /800×2/. Удвоение отсчетов выполняется получением промежуточных /средних/ кодов между каждым прошедшим и следующим за ним кодом. Блоки выполняют сложение кодов и деление кода суммы на два, причем деление выполняется без временных затрат отбрасыванием младшего разряда в коде суммы, как при делении десятичного числа на десять. Отбрасывание младшего разряда в коде суммы выполняется соответствующим подключением выходов 0-7 сумматора 136 /фиг.10/ и выходов 1-8 регистров 137, 138:

Разряд 0 означает перенос в старший разряд при сумме кодов в сумматоре. Удвоение отсчетов в строке сокращает следование кодов в два раза, равный 25 нс , т.е. 40 МГц. Процесс сложения в сумматоре 136 длится 25 нс. Сумматор выполняется из микросхем К555ИМ6 [5 с.258]. После включения питания в регистрах 132-135 нули.

С приходом первого импульса 20 МГц в триггер 129 /фиг.10/ с его первого выхода сигнал U_выдI одновременно: выдает “код 0” с регистра 133 на первые входы сумматора 136, из регистра 134 выдает “код 0” в регистр 138 и через диоды на вторые входы сумматора 136, сигналы выдачи обнуляют регистры 132-135, открывает ключи в блоке 130 на время прохода следующего кода через ключи, регистры 132, 133 заполняются кодом “код 1”. В сумматоре идет сложение “код 0 + код 0”. По окончании сложения код суммы из сумматора идет на выход блока 75, при этом делится на 2. Код №1 . Регистры 137, 138 выполняют хранение кодов 50 нс, причем первая половина хранения 25 нс приходится на время процесса сложения кодов в сумматоре 136. С приходом второго импульса 20 МГц в триггер 129 он же обнуляет сумматор, а сигнал со второго выхода триггера U_выд2 одновременно: выдает из регистра 138 на выход блока 75 код №2 “код 0”, с регистра 132 “код 1” в регистр 137 и через диоды в сумматор 136, с регистра 135 “код 0” в сумматор, открывает ключи в блоке 131 и регистры 134, 135 заполняются кодом “код 2”. В сумматоре идет сложение “код 0+ код 1”, затем код суммы идет на выход с делением на 2: Код №3 . С приходом третьего импульса в триггер 129 он обнуляет сумматор 136, а сигнал U_выд3 с первого выхода триггера одновременно: выдает с регистра 137 код №4 “код 1” на выход блока, из регистра 133 “код 1” в сумматор, из регистра 134 “код 2” в регистр 138 и через диоды в сумматор, открывает ключи в блоке 130 и регистры 132, 133 заполняются кодом “код 3”. В сумматоре идет сложение “код 1+код 2”, затем код суммы идет на выход с делением на 2: код №5 . С приходом четвертого импульса в триггер 129 он обнуляет сумматор, а сигнал U_выд4 со второго выхода триггера одновременно: выдает с регистра 138 код №6 “код 2” на выход, из регистра 132 “код 3” в регистр 137 и через диоды в сумматор 136, из регистра 135 “код 2” в сумматор, открывает ключи в блоке 131 и регистры 134, 135 выполняются кодом “код 4”. В сумматоре 136 идет сложение “код 2+ код 3”, код суммы с делением его на 2 идет на выход: код №7 .

С приходом пятого импульса в триггер он обнуляет сумматор 136, а сигнал U_выд5 с первого выхода триггера одновременно: выдает код №8 “код 3” из регистра 137 на выход блока, из регистра 133 “код 3” в сумматор, из регистра 134 “код 4” в регистр 138 и через диоды в сумматор, открывает ключи в блоке 130, регистры 132, 133 заполняются “кодом 5”, в сумматоре идет сложение “код 3 + код 4”, код суммы с делением на 2 идет на выход: код №9 . С приходом шестого и следующих импульсов в триггер 129 процессы повторяются. Выходы 0-7 сумматора 136 и выходы 1-8 регистров 137, 138 поразрядно объединены и являются выходами блока 75 /80, 85, 90, 95, 100/. Коды стереопар параллельно и с частотой 40 МГц поступают на информационные входы накопителей 76, 81, 86, 91, 96, 101 кодов кадра.

Работа накопителей кодов кадра, фиг.11, 12.

Сигналы кодов в блоке 76 поступают на третьи входы разрядов восьми регистров 143 /фиг.12/. Заполнение регистров строки начинается с открытием сигналом 25 Гц первого ключа 140 в первом блоке 139₁ регистров /фиг.11/. Ключ 140 пропускает импульсы U_д 40 МГц на вход распределителя 142 импульсов, тактовые импульсы с которого последовательно поступают на первые /тактовые/ входы разрядов параллельно восьми регистрам 143. По заполнению регистров 143 с последнего выхода /1600/ блока 142 сигнал U_З закрывает ключ 140 и в качестве управляющего выходного сигнала открывает ключ 140 в следующем блоке 139₂ регистров, регистры 143 которого заполняются кодами второй строки. За период кадра 40 мс последовательно заполняются кодами регистры 143 всех блоков 139_1-1000 регистров. С блока 139₁₀₀₀ выходной управляющий сигнал поступает параллельно на четвертые управляющие входы всех блоков 139 /фиг.11/ и открывает в них вторые ключи 141 /фиг.12/, которые пропускают по одному сигналу U_выд, который синхронно выдает из всех блоков 139 регистров коды кадра в формирователь 77 управляющих сигналов /фиг.6/. Каждый накопитель кодов кадра имеет выходов 12,8×10⁶ /1600×8×1000/, которые подключены к стольким же входам в блоке 77 /82, 87, 92, 97, 102/, каждый из которых имеет в своем составе 1,6×10⁶ преобразователей “код - число импульсов излучений”. Выходы шести формирователей управляющих сигналов 4,8×10⁶ /3×1,6×10⁶/ подключены к стольким же входам в СД-экране 103. Современные технологии изготовления микросхем позволяют накопители кодов кадра и соответствующие им формирователи управляющих сигналов выполнить попарно в одной микросхеме, в ввиду большого числа соединений между ними и СД-экраном исполнить эти микросхемы на тыльной стороне СД-экрана в единой с ним конструкции.

Работа системы

ФЭП формирует двумя матрицами ПЗИ аналоговые видеосигналы стереопар, которые АЦП 4-6, 9-11 преобразуются с частотой 20 МГц в 8-и разрядные коды, поступающие в соответствующие кодеры 18-23 /фиг.1/. Кодеры выполняют сжатие кадровых потоков цветовых сигналов с коэффициентом сжатия 4. Формирователь 24 кодов из сжатых потоков кодов формирует один поток кодов, в которых единицы кодов правого кадра стереопары представляются положительными полусинусоидами, единицы кодов левого кадра стереопары представляются отрицательными полусинусоидами. Информация кодов стереопар передается передатчиком 33 верхней боковой несущей частоты. Приемная сторона принимает радиосигналы одним трактом приема и обработки кодов /фиг.6/, производит детектирование, выделяет строчные синхроимпульсы и синхроимпульсы стереопар, представление единиц в кодах возвращается к импульсам. Декодеры восстанавливают потоки кодов на 100%, блоки обработки кодов удваивают число отсчетов в строках с 800 до 1600. Накопители кодов кадра за период кадра сосредотачивают все коды правого и левого кадров. По окончании периода 40 мс кадра коды правого и левого кадров. По окончании периода 40 мс кадра коды правого кадра поступают в блоки 77, 82, 87, коды левого кадра поступают в блоки 92, 97, 102, которые преобразуют коды цветовых сигналов в число импульсов излучений светодиодов за период кадра. На СД-экране 103 воспроизводится видеорежим 1600×1000. В системе отсутствует и строчная, и кадровая развертки. Два канала воспроизводят стереозвук. Технические характеристики в таблице 2. Объемное изображение зритель получает с использованием ЗД-очков и ИК-передатчика 104, расположенного на корпусе СД-экрана, или подключением схемы ИК-приемника к первому выходу триггера 114 /фиг.6/.

Итогом заявляемой системы является сокращение энергоемкости ее в три раза против прототипа и значительным уменьшением числа светодиодов в СД-экране.

Использованные источники

1. Патент №2316142 С1, кл. H04N 15/00, бюл.3 от 27.01.08 г., прототип.

2. Мураховский В.И. Устройство компьютера. М, 2003, с.552.

3. Колесников О.В, Шишигин И.В. Аппаратные средства РС. 5-е изд, СПб, 2004, с.832-835.

4. Радиопередающие устройства. М.С.Шумилин и др. М., 1981, с.234-235.

5. Цифровые интегральные микросхемы. Справочник, Минск, 1991, с.258, 272, 279, 428, 433.

6. Радиосвязь, вещание и телевидение. Под ред. А.Д.Фортушенко, М., 1981, с.146.

7. Баркан В.Ф, Жданов В.К. Усилительная и импульсная техника. М., 1981, с.209.

8. “Домашний компьютер”. №12, 2006, с.43.

9. “Радио”. №9, 2004, с.47.

  Таблица 2 Технические характеристики Значения Передающая сторона   Несущая частота 2025 МГц /вариант/ Передача информации кодов стереопар одной верхней боковой частотой 2160 МГц Занимаемая полоса в эфире при стабильности несущей 10^-7 ±216 Гц или 432 Гц Тактовая частота в системе 135 МГц Формирование изображений двумя матрицами ПЗИ Частота дискретизации кодов 20 МГц Коэффициент сжатия потока кодов кадра 4 Видеорежим на передающей стороне 800_отсч×1000_строк Приемная сторона   Дискретизация кодов видеосигналов 40 МГц Воспроизводимый видеорежим 1600_отс×1000_строк Разрешение кадра 1,6×10⁶ пикселов Воспроизведение изображения светодиодным экраном Восприятие объемного изображения через ЗД-очки с ИК-приемником

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания. Техническим результатом является уменьшение энергоемкости системы в три раза при передаче-приеме видеоинформации, достигаемое передачей радиосигналов одним радиоканалом и прием ее одним трактом приема. Результат достигается тем, что в систему стереотелевидения на передающей стороне вводятся три АЦП видеосигнала, шесть кодеров и в фотоэлектрический преобразователь две матрицы ПЗИ, на приемной стороне вводятся два приемных регистра, вторые три канала цветовых сигналов левого кадра стереопары, и в каждый канал цветового сигнала правого и левого кадров стереопары вводятся по формирователю управляющих сигналов. 19 ил, 2 табл.

Система стереотелевидения, содержащая передающую сторону, включающую фотоэлектрический преобразователь /ФЭП/, первый, второй, третий аналого-цифровые преобразователи видеосигналов, первый и второй аналого-цифровые преобразователи /АЦП/ сигнала звука, на информационные входы которых поданы звуковые сигналы, последовательно соединенные генератор синусоидальных колебаний и синтезатор частот, формирователь кодов, первый и второй самоходные распределители импульсов /СРИ/, первый и второй ключи, и передатчик радиосигналов, содержащий один канал, включающий последовательно соединенные усилитель несущей частоты, вход которого подключен к соответствующему выходу синтезатора частот, амплитудный модулятор, второй вход которого подключен к первому выходу формирователя кодов, и выходной усилитель, первый выход синтезатора частот подключен к управляющим входам первого-третьего АЦП видеосигнала, второй выход подключен к соответствующему входу формирователя кодов и к первым управляющим входам первого и второго АЦП сигнала звука, вторые входы которых объединены и подключены к третьему выходу синтезатора частот, четвертый выход которого подключен к соответствующему входу формирователя кодов, пятый выход синтезатора частот подключен к третьим управляющим входам первого и второго АЦП сигнала звука, второй выход формирователя кодов подключен к входу первого СРИ, выходы которого объединены и подключены к соответствующему информационному входу формирователя кодов, выходы второго СРИ объединены и подключены к соответствующему информационному входу формирователя кодов, к соответствующему информационному входу которого подключен выход первого АЦП сигнала звука, ФЭП содержит первый /правый/ и второй /левый/ объективы и с первого по шестой предварительные усилители, выходы которых являются выходами ФЭП, формирователь кодов включает три канала, первый и второй каналы идентичны, выходы их объединены, первый канал включает последовательно соединенные первый блок элементов И, первый и второй элементы ИЛИ и первый выходной ключ, и первый СРИ, второй канал включает последовательно соединенные второй блок элементов И, третий и четвертый элементы ИЛИ и второй выходной ключ, и второй СРИ, вторые входы блоков элементов И подключены к выходам СРИ своего канала, выходы выходных ключей объединены и являются первым выходом формирователя кодов, третий канал включает третий и четвертый блоки элементов И, пятый и шестой элементы ИЛИ, выход пятого элемента ИЛИ подключен к второму входу второго элемента ИЛИ в первом канале, выход шестого элемента ИЛИ подключен к второму входу четвертого элемента ИЛИ во втором канале, и третий и четвертый СРИ, выходы которых подключены к вторым входам соответственно третьего и четвертого блоков элементов И, включает первый и второй ключи, и последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу первого ключа, второй выход подключен к второму управляющему входу первого ключа и к первому управляющему входу второго ключа, третий выход дешифратора является вторым выходом формирователя кодов и подключен к входу первого СРИ передающей стороны, выход первого ключа подключен к входам первого и второго СРИ в первом и втором каналах, выход второго ключа подключен к входам третьего и четвертого СРИ третьего канала, третий вход четвертого элемента ИЛИ является соответствующим информационным входом формирователя кодов, управляющими входами которого являются: одним объединенные сигнальные входы выходных ключей и счетный вход счетчика импульсов, другим - объединенные сигнальные входы выходных ключей, следующим - управляющий вход счетчика импульсов, содержащая приемную сторону, включающую антенну, блок управления, тракт приема и обработки кодов видеосигналов, входы которого подключены к антенне, светодиодный плоскопанельный экран /СД-экран/ на верхней части корпуса которого расположен ИК-передатчик, включающая ЗД-очки с ИК-приемником на их оправе, два канала воспроизведения звука и канал формирования управляющих сигналов, тракт приема и обработки кодов видеосигналов содержит последовательно соединенные блок приема радиосигналов, первый вход которого подключен к антенне, вторая группа входов подключена к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, первый и второй формирователи импульсов, подключенные к соответственно к первому и второму выходам двухполярного амплитудного детектора, и первые три канала: канал сигнала R, содержащий регистр сигнала R, блок обработки кодов и накопитель кодов кадра, канал сигнала G, содержащий регистр сигнала G, блок обработки кодов и накопитель кодов кадра, канал сигнала В, содержащий регистр сигнала В, блок обработки кодов и накопитель кодов кадра, канал формирования управляющих сигналов включает последовательно соединенные блок выделения строчных синхроимпульсов /ССИ/, синтезатор частот, первый ключ, счетчик импульсов и дешифратор, и блок выделения синхроимпульсов стереопар /СИС/, первый вход блока выделения ССИ подключен к выходу первого формирователя импульсов, первый вход блока выделения СИС подключен к выходу второго формирователя импульсов, выход блока выделения ССИ подключен к первому входу синтезатора частот и к первому управляющему входу первого ключа, вторая группа входов синтезатора частот подключена к второй группе выходов блока управления, первый выход синтезатора частот подключен к сигнальному входу первого ключа и к управляющим входам регистров сигнала R, G, В, второй выход подключен к управляющим /тактовым/ входам в первом и втором каналах воспроизведения звука, к соответствующим управляющим входам которых подключен и третий выход синтезатора частот, четвертый выход которого подключен к управляющим входам блоков обработки кодов, пятый выход синтезатора частот подключен к третьему входу блока приема радиосигнала, седьмой выход подключен параллельно к третьим управляющим входам накопителей кодов кадра в каналах R, G, B, первый выход дешифратора подключен к соответствующим управляющим входам в первом и втором каналах воспроизведения звука, второй выход дешифратора подключен к управляющему входу счетчика импульсов, к второму управляющему входу первого ключа и к соответствующим управляющим входам в первом и втором каналах воспроизведения звука, информационные входы которых подключены к выходам соответствующих формирователей импульсов, блоки обработки кодов идентичны, каждый включает триггер, вход которого является управляющим входом блока, с первого по шестой регистры, сумматор и шестнадцать диодов, управляющий вход сумматора подключен к входу триггера, информационные входы первого и второго регистров поразрядно объединены, информационные входы третьего и четвертого регистров поразрядно объединены, первый выход триггера подключен к управляющим входам второго, третьего и пятого регистров, второй выход триггера подключен к управляющим входам первого, четвертого и шестого регистров, выходы первого регистра подключены к входам пятого регистра и через диоды к первым входам сумматора, к которым подключены и выходы второго регистра, выходы третьего регистра подключены к входам шестого регистра и через диоды к вторым входам сумматора, к которым подключены и выходы четвертого регистра, выходы пятого и шестого регистра поразрядно объединены, накопители кодов кадра идентичны, каждый включает соответствующее число блоков регистров, информационным входом каждого накопителя кодов кадра являются поразрядно объединенные 1-8 входы блоков регистров, первым управляющим входом накопителя кодов кадра является первый управляющий вход первого блока регистров, вторым управляющим входом являются объединенные вторые управляющие входы блоков регистров, третьим - объединенные третьи управляющие входы блоков регистров, первые управляющие входы накопителей кодов кадра объединены, вторые управляющие входы их объединены, третьи управляющие входы объединены и подключены к седьмому выходу синтезатора частот, каждый управляющий выход предыдущего блока регистров является первым управляющим входом последующего блока регистров, управляющий выход последнего блока регистров подключен параллельно к четвертым управляющим входам всех блоков регистров, выходами каждого накопителя кодов кадра являются параллельные выходы всех блоков регистров, блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, 1-8 информационными входами блока регистров являются поразрядно объединенные третьи входы разрядов восьми регистров, выходы всех разрядов восьми регистров являются параллельными выходами блока регистров, первым управляющим входом является первый управляющий вход первого ключа, вторым - сигнальный вход второго ключа, третьим - сигнальный вход первого ключа, четвертым - первый управляющий вход второго ключа, подключенный к управляющему выходу последнего блока регистров, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно, начиная с первого, подключены к первым управляющим /тактовым/ входам разрядов параллельно восьми регистров, последний выход подключен к второму управляющему входу первого ключа и является управляющим выходом блока регистров, выход второго ключа подключен параллельно к вторым управляющим входам всех разрядов восьми регистров и к второму управляющему входу второго ключа, отличающаяся тем, что на передающей стороне вводятся в ФЭП первая матраца ПЗИ, фоточувствительная сторона которой расположена в фокальной плоскости первого /правого/ объектива, вторая матрица ПЗИ, фоточувствительная сторона которой расположена в фокальной плоскости второго /левого/ объектива, первые входы обоих матриц ПЗИ объединены и подключены к выходу первого ключа, вторые входы матриц ПЗИ объединены и подключены к выходу второго ключа, первый - третий выходы первой матрицы ПЗИ подключены к входам соответственно первого-третьего предварительных усилителей, первый - третий выходы второй матрицы ПЗИ подключены к входам соответственно четвертого - шестого предварительных усилителей, управляющие входы первого, второго ключей и вход второго СРИ передающей стороны объединены и подключены к шестому выходу синтезатора частот, пятый выход /25 кГц/ которого подключен к сигнальному входу первого ключа и к третьему управляющему входу формирователя кодов, сигнальный вход второго ключа подключен к первому выходу синтезатора частот, на передающей стороне вводятся четвертый, пятый, шестой АЦП видеосигнала идентичные 1-3 АЦП видеосигнала, и с первого по шестой кодеры, информационные входы первого-третьего АЦП видеосигнала подключены к выходам соответственно первого-третьего предварительных усилителей в ФЭП, информационные входы четвертого-шестого АЦП видеосигнала подключены к выходам четвертого - шестого предварительных усилителей ФЭП, управляющие входы четвертого - шестого АЦП видеосигнала объединены и подключены к управляющим входам первого - третьего АЦП видеосигнала, управляющие входы первого - шестого кодеров и первый управляющий вход формирователя кодов объединены и подключены к второму выходу /5 МГц/ синтезатора частот, к четвертому выходу /135 МГц/ которого подключен второй управляющий вход формирователя кодов, к первому информационному входу которого подключены выходы первого - третьего кодеров, выходы четвертого - шестого кодеров подключены к второму информационному входу формирователя кодов, информационные входы 1-6 кодеров подключены к выходам соответственно 1-6 АЦП видеосигнала, выход первого АЦП сигнала звука подключен к третьему информационному входу формирователя кодов, к четвертому информационному входу которого подключен выход второго АЦП сигнала звука, выход первого СРИ передающей стороны подключен к пятому информационному входу формирователя кодов, к шестому информационному входу которого подключен второй СРИ передающей стороны, первый - шестой кодеры идентичны, каждый содержит последовательно соединенные регистр, схему сравнения, счетчик импульсов и дешифратор, последовательно соединенные блок элементов задержек, блок ключей и буферный накопитель кодов кадра, информационными входами кодера являются поразрядно объединенные 1-8 входы регистра, первые входы схемы сравнения и 1-8 входы блока элементов задержек, выходами являются 1-9 выходы буферного накопителя кодов кадра, управляющий вход которого является управляющим входом кодера, первый выход схемы сравнения подключен к первому управляющему входу регистра, к счетному входу счетчика импульса и к второму управляющему входу блока ключей, второй и третий выходы схемы сравнения объединены, объединенный выход подключен к второму управляющему входу регистра, к первому управляющему входу блока ключей, к первому входу счетчика импульсов и к девятому входу буферного накопителя кодов кадра, 1-8 выходы счетчика импульсов подключены к входам дешифратора и через диоды к 1-8 входам буферного накопителя кодов кадра, выход дешифратора подключен к второму управляющему входу счетчика импульсов, а через диод к первому управляющему входу блока ключей, в формирователе кодов первым - четвертым информационными входами являются первые входы элементов И первого, второго, третьего и четвертого блоков элементов И, причем, к 1-27-у входам первого блока элементов И подключены выходы первого - третьего кодеров, к 1-27 входам второго блока элементов И подключены выходы четвертого - шестого кодеров, к входам третьего блока элементов И подключены выходы первого АЦП сигнала звука, к входам четвертого блока элементов И подключены выходы второго АЦП сигнала звука, в формирователь кодов введен третий ключ, выход которого подключен к третьему входу второго элемента ИЛИ, сигнальный вход третьего ключа является пятым информационным входом формирователя кодов, шестым информационным входом которого является третий вход четвертого элемента ИЛИ, третий выход дешифратора подключен к второму управляющему входу второго ключа, сигнальные входы первого, второго ключей и объединенный с ними счетный вход счетчика импульсов являются первым управляющим входом формирователя кодов, объединенные сигнальные входы первого и второго выходных ключей являются вторым управляющим входом, управляющий вход счетчика импульсов является третьим управляющим входом и управляющий вход третьего ключа является четвертым управляющим входом формирователя кодов, на приемной стороне введены первый и второй приемные регистры, каждый из которых содержит двадцать семь разрядов, вторые три идентичных канала левого кадра стереопары сигналов R_Л, G_Л,
B_Л, каждый из которых содержит последовательно соединенные регистр сигнала R_Л, G_Л, B_Л, декодер, блок обработки кодов, накопитель кодов кадра и формирователь управляющих сигналов, в первые три канала правого кадра стереопары сигналов R, G, В, в каждый введены декодер, входы которого подключены к выходам регистра своего канала, а выходы декодера подключены к входам блока обработки кодов, и формирователь управляющих сигналов, входы которого подключены к выходам накопителя кодов кадра своего канала, информационный вход первого приемного регистра подключен к выходу первого формирователя импульсов, информационный вход второго приемного регистра подключен к выходу второго формирователя импульсов, первые управляющие входы приемных регистров объединены и подключены к первому выходу синтезатора частот, вторые их управляющие входы объединены и подключены к второму выходу синтезатора частот, 1-9, 10-18, 19-27 выходы разрядов первого приемного регистра подключены к входам 1-9 соответственно регистров сигнала R, G, В, выходы 1-9, 10-18, 19-27 разрядов второго приемного регистра подключены к входам 1-9 соответственно регистров сигнала R_Л, G_Л, B_Л /левого кадра стереопары/, первые управляющие входы всех декодеров объединены и подключены к первому выходу синтезатора частот, вторые управляющие входы всех декодеров объединены и подключены к четвертому выходу синтезатора частот, к которому подключены и управляющие входы всех блоков обработки кодов, одноименные управляющие 1-3 входы накопителей кодов кадра объединены и подключены к выходам соответственно блока выделения СИС, блока выделения ССИ и к седьмому выходу синтезатора частот, соответствующие выходы формирователей управляющих сигналов каналов сигналов правого кадра стереопары R, G, В, и каналов сигналов левого кадра стереопары R_Л, G_Л, B_Л объединены и подключены к соответствующим входам СД-экрана, который содержит соответствующий экранный материал и изготовленную в нем матрицу из излучающих элементов по числу разрешения кадра /1600×1000/, каждый излучающий элемент включает три светодиодных ячейки /СД-ячейки/, которая содержит светодиод белого свечения и соответствующий цветной светофильтр на излучающей стороне, управляющий вход каждого светодиода подключен к соответствующему выходу соответствующего формирователя управляющих сигналов, в канал формирования управляющих сигналов введен второй ключ и триггер, сигнальный вход второго ключа подключен к шестому выходу /50 Гц/ синтезатора частот, а выход его подключен к входу ИК-передатчика и к входу триггера, управляющий вход второго ключа подключен к выходу блока выделения СИС, первый выход триггера подключен к управляющим входам формирователей управляющих сигналов в трех каналах сигналов R, G, B правого кадра стереопары и ко входу схемы ИК-приемника на оправе ЗД-очков, второй выход триггера подключен к управляющим входам формирователей управляющих сигналов трех каналов сигналов R_Л, G_Л, B_Л левого кадра стереопары, информационный вход первого канала воспроизведения звука подключен к выходу первого формирователя импульсов, информационный вход второго канала воспроизведения звука подключен к выходу второго формирователя импульсов, декодеры идентичны, каждый включает последовательно соединенные первый регистр, накопитель кодов кадра, второй регистр, первый блок ключей и третий регистр, последовательно соединенные второй блок ключей, вычитающий счетчик импульсов и дешифратор, с первого по четвертый ключи, информационным входом декодера являются 1-9 входы разрядов первого регистра, выходом являются 1-8 выходы третьего регистра, первым управляющим входом являются объединенные первый управляющий вход первого регистра и сигнальный вход третьего ключа, вторым управляющим входом являются объединенные сигнальные входы первого, второго и четвертого ключей, выход первого ключа подключен к управляющему входу третьего регистра, второй управляющий вход которого и счетный вход вычитающего счетчика импульсов подключены к выходу второго ключа, выход третьего ключа подключен к управляющему входу накопителя кодов кадра, выход четвертого ключа подключен к управляющему входу второго регистра, выход девятого разряда которого подключен параллельно к вторым управляющим входам первого, третьего и четвертого ключей, к первому управляющему входу второго ключа, к второму управляющему входу первого блока ключей и к первому управляющему входу второго блока ключей, выход дешифратора параллельно подключен к первому управляющему входу первого блока ключей, к второму управляющему входу второго блока ключей, к первым управляющим входам первого, третьего, четвертого ключей и к второму управляющему входу второго ключа, в каждый блок обработки кодов введены первый и второй блоки ключей, 1-8 входы которых поразрядно объединены и являются информационными входами блока, объединенные поразрядно входы первого и второго регистров подключены к выходам первого блока ключей, объединенные поразрядно входы третьего и четвертого регистров подключены к выходам второго блока ключей, управляющий вход первого блока ключей подключен к первому выходу триггера, управляющий вход второго блока ключей подключен к второму выходу триггера, 1-8 выходы пятого и шестого регистров и 0-7 выходы сумматора поразрядно объединены и являются 1-8 выходами блока обработки кодов, формирователи управляющих сигналов идентичны, каждый включает блок формирования импульсов, вход которого является управляющим входом формирователя управляющих сигналов, и преобразователи "код - число импульсов излучений" по числу разрешения кадра, каждый из преобразователей "код - число импульсов излучений" содержит последовательно соединенные дешифратор, 1-8 входы которого являются входами преобразователя, блок ключей из 255 ключей и выходной ключ, самоходный распределитель импульсов /СРИ/ из соответствующего числа разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке ключей, и источник питания, выход которого подключен к сигнальному входу выходного ключа, выходы дешифратора подключены к первым управляющим входам соответствующих ключей в блоке ключей, выходы которых объединены, объединенный выход подключен к управляющему входу выходного ключа, выход которого является выходом преобразователя, блок формирования импульсов включает схемы формирования импульсов по числу преобразователей "код - число импульсов излучений", выход каждой схемы формирования импульсов подключен к входу СРИ своего преобразователя, информационными входами формирователя управляющих сигналов являются входы дешифраторов всех преобразователей, выходами являются выходы выходных ключей всех преобразователей "код - число импульсов излучений", блок выделения ССИ и блок выделения СИС идентичны, каждый включает счетчик импульсов, дешифратор, элемент НЕ и два диода, информационным входом является счетный вход счетчика импульсов, к которому подключен и вход элемента НЕ, управляющим входом являются объединенные управляющий вход счетчика импульсов и выход элемента НЕ, которые через первый диод подключены к выходу соответствующего формирователя импульсов приемной стороны, соответствующие выходы разрядов счетчика импульсов подключены к соответствующим входам дешифратора, выход которого является выходом блока и через второй диод подключен к управляющему входу счетчика импульсов и к выходу элемента НЕ, информационный вход блока подключен к выходу соответствующего формирователя импульсов приемной стороны.