ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С КОМПЛЕМЕНТАРНЫМ ВХОДНЫМ КАСКАДОМ Российский патент 2013 года по МПК H03F3/34 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например решающих усилителях, компараторах, мостовых усилителях мощности и т.п.

Известны схемы классических дифференциальных усилителей (ДУ) с комплементарным входным каскадом, которые стали основой многих серийных аналоговых микросхем [1-11].

Кроме того, ДУ данного класса активно применяются в структуре СВЧ-устройств, реализованных на базе SiGe-технологий. Это связано с возможностью построения на их основе активных RC-фильтров гигагерцового диапазона для современных и перспективных систем связи, мостовых усилителей мощности и т.п.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте US 3828268, fig.5, содержащий первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания.

Существенный недостаток известного ДУ состоит в том, что он не работоспособен из-за проблем со статическим режимом при высоких значениях коэффициента усиления по напряжению (К_у), зависящего от сопротивлений первого 5 и второго 8 токостабилизирующих двухполюсников, которые могут для увеличения К_у выполняться в виде источников тока.

Основная задача предлагаемого изобретения состоит в создании условий, при которых обеспечивается высокая стабильность статического режима ДУ и повышенные значения его коэффициента усиления по напряжению.

Поставленная задача решается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания, предусмотрены новые элементы и связи - первый 1 вход устройства соединен с базой третьего 10 входного транзистора, второй 2 вход устройства соединен с базой четвертого 11 входного транзистора, между первым 13 и вторым 16 выходами устройства включены последовательно соединенные первый 17 и второй 18 дополнительные резисторы, причем общий узел первого 17 и второго 18 дополнительных резисторов связан с объединенными базами первого 3 и второго 7 входных транзисторов через дополнительный неинвертирующий усилитель 19.

На фиг.1 показана схема ДУ-прототипа.

На фиг.2 приведена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 представлена схема фиг.2 с конкретным выполнением дополнительного неинвертирующего усилителя 19 для случая, когда входные напряжения u_вх.1, u_вх.2 подаются на входы ДУ относительно общей шины.

На фиг.4 представлена схема фиг.2 с конкретным выполнением дополнительного неинвертирующего усилителя 19 для случая, когда входные напряжения u_вх.1, u_вх.2 подаются на входы ДУ относительно второй 14 отрицательной шины источника питания.

На фиг.5 приведена схема заявляемого ДУ фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.6 показана частотная зависимость коэффициента усиления по напряжению ДУ фиг.5.

На фиг.7 показаны напряжения на выходах ДУ фиг.5 при входном сигнале Uвх=1 мВ и f=1 МГц, а на фиг.8 - напряжения на выходах при входном сигнале Uвх=3 мВ и f=1 МГц.

Дифференциальный усилитель с комплементарным входным каскадом фиг.2 содержит первый 1 и второй 2 входы устройства, первый 3 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через первый 5 токостабилизирующий двухполюсник и связан с базой первого 6 выходного транзистора, второй 7 входной транзистор, коллектор которого соединен с первой 4 шиной источника питания через второй 8 токостабилизирующий двухполюсник и связан с базой второго 9 выходного транзистора, третий 10 входной транзистор, эмиттер которого соединен с эмиттером первого 3 входного транзистора, четвертый 11 входной транзистор, эмиттер которого соединен с эмиттером второго 7 входного транзистора, третий 12 токостабилизирующий двухполюсник, включенный между эмиттером второго 9 выходного транзистора, связанным с первым 13 выходом устройства и второй 14 шиной источника питания, четвертый 15 токостабилизирующий двухполюсник, включенный между эмиттером первого 6 выходного транзистора, связанным со вторым 16 выходом устройства и второй 14 шиной источника питания, причем коллекторы первого 6 и второго 9 выходных транзисторов связаны с первой 4 шиной источника питания, а коллекторы третьего 10 и четвертого 11 входных транзисторов соединены со второй 14 шиной источника питания. Первый 1 вход устройства соединен с базой третьего 10 входного транзистора, второй 2 вход устройства соединен с базой четвертого 11 входного транзистора, между первым 13 и вторым 16 выходами устройства включены последовательно соединенные первый 17 и второй 18 дополнительные резисторы, причем общий узел первого 17 и второго 18 дополнительных резисторов связан с объединенными базами первого 3 и второго 7 входных транзисторов через дополнительный неинвертирующий усилитель 19.

В качестве транзисторов 6 и 9 могут использоваться классические составные транзисторы, включающие резисторы или p-n переходы 24, 25, 27, 28 в эмиттерных цепях. В схеме фиг.3 данные составные транзисторы 6 и 9 выполнены на элементах 23, 24, 25 и 26, 27, 28. Дополнительный неинвертирующий усилитель 19 в схеме фиг.3 реализован на транзисторе 20, резисторе 21 и источнике тока 22.

В схеме фиг.4 дополнительный неинвертирующий усилитель 19 содержит входной транзистор 29 и согласующий резистор 30. При таком построении ДУ существенно упрощается согласование статических режимов транзисторов 3, 7, 10, 11, 9 и 6.

Рассмотрим работу ДУ фиг.3.

Статический режим по току транзисторов предлагаемого ДУ фиг.2 устанавливается токостабилизирующими двухполюсниками 5, 8, 12, и 15. Причем коллекторные (I_кi) токи транзисторов схемы:

где I₀ - заданное значение опорного тока, например 1 мА.

Статические напряжения на выходах ДУ при нулевом входном сигнале (u_вх=0) зависят только от напряжения U^(-) на инвертирующем входе дополнительного усилителя 19:

Причем напряжения коллектор-база транзисторов 3 и 7, определяющие амплитуду (U_m) выходных напряжений ДУ:

где U_эб.Σ.9, U_эб.Σ.6 - напряжения эмиттер-база транзисторов 9 и 6, которые для обеспечения заданных выходных амплитуд U_m в схеме фиг.3 должны выполняться в виде составных активных элементов, либо КМОП-транзисторов. В схеме фиг.4 такое построение 9 и 6 необязательно;

U_эб.3≈U_эб.7≈U_эб.10≈U_эб.11≈0,7 В - напряжения эмиттер-база транзисторов 3, 7, 10, 11.

Таким образом, статический режим транзисторов схемы фиг.2 не зависит от дифференциального сопротивления (r_i=r_i5=r_i8) двухполюсников 5, 8, которые для повышения К_у до уровня 60÷70 дБ (фиг.6) могут выполняться в виде источников тока. В ДУ-прототипе фиг.1 такое исполнение элементов 5, 8 не приемлемо из-за проблем с устойчивостью статического режима. Повышенные значения r_i=r_i5=r_i8 позволяют получить в схеме фиг.2 повышенные значения К_у.

Результаты компьютерного моделирования схемы фиг.5 показывают, что на основе предлагаемого ДУ реализуются широкополосные драйверы дифференциальных линий связи усилители мощности, фазорасщепители с повышенным коэффициентом усиления и т.п.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка US №2010/0225392.

2. Патент US №3786362.

3. Патент US №3828268.

4. Патент US №5406222.

5. Патент US №3555402.

6. Патент US №4074205.

7. Патент US №5401995.

8. Патент SU №1107279.

9. Патент JP №57-5364.

10. Патент US №4/030/044.

11. Патент US №4/286/227.

Изобретение относится к области радиотехники и связи. Техническим результатом является обеспечение высокой стабильности статического режима дифференциального усилителя и повышение значения его коэффициента усиления по напряжению. Дифференциальный усилитель с комплементарным входным каскадом содержит первый (1) и второй (2) входы устройства, первый (3) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через первый (5) токостабилизирующий двухполюсник и связан с базой первого (6) выходного транзистора, второй (7) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через второй (8) токостабилизирующий двухполюсник и связан с базой второго (9) выходного транзистора, третий (10) входной транзистор, эмиттер которого соединен с эмиттером первого (3) входного транзистора, четвертый (11) входной транзистор, эмиттер которого соединен с эмиттером второго (7) входного транзистора, третий (12) токостабилизирующий двухполюсник, включенный между эмиттером второго (9) выходного транзистора, четвертый (15) токостабилизирующий двухполюсник, включенный между эмиттером первого (6) выходного транзистора. Между первым (13) и вторым (16) выходами устройства включены последовательно соединенные первый (17) и второй (18) дополнительные резисторы, причем общий узел первого (17) и второго (18) дополнительных резисторов связан с объединенными базами первого (3) и второго (7) входных транзисторов через дополнительный неинвертирующий усилитель (19). 8 ил.

Дифференциальный усилитель с комплементарным входным каскадом, содержащий первый (1) и второй (2) входы устройства, первый (3) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через первый (5) токостабилизирующий двухполюсник и связан с базой первого (6) выходного транзистора, второй (7) входной транзистор, коллектор которого соединен с первой (4) шиной источника питания через второй (8) токостабилизирующий двухполюсник и связан с базой второго (9) выходного транзистора, третий (10) входной транзистор, эмиттер которого соединен с эмиттером первого (3) входного транзистора, четвертый (11) входной транзистор, эмиттер которого соединен с эмиттером второго (7) входного транзистора, третий (12) токостабилизирующий двухполюсник, включенный между эмиттером второго (9) выходного транзистора, связанным с первым (13) выходом устройства и второй (14) шиной источника питания, четвертый (15) токостабилизирующий двухполюсник, включенный между эмиттером первого (6) выходного транзистора, связанным со вторым (16) выходом устройства и второй (14) шиной источника питания, причем коллекторы первого (6) и второго (9) выходных транзисторов связаны с первой (4) шиной источника питания, а коллекторы третьего (10) и четвертого (11) входных транзисторов соединены со второй (14) шиной источника питания, отличающийся тем, что первый (1) вход устройства соединен с базой третьего (10) входного транзистора, второй (2) вход устройства соединен с базой четвертого (11) входного транзистора, между первым (13) и вторым (16) выходами устройства включены последовательно соединенные первый (17) и второй (18) дополнительные резисторы, причем общий узел первого (17) и второго (18) дополнительных резисторов связан с объединенными базами первого (3) и второго (7) входных транзисторов через дополнительный неинвертирующий усилитель (19).