ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ, ОПРЕДЕЛЯЕМОГО УДВОЕННОЙ ШИРИНОЙ ЗАПРЕЩЕННОЙ ЗОНЫ Российский патент 2013 года по МПК G05F1/56 H03F1/30 

Устройство относится к области электротехники и может быть использовано в качестве температурно-стабильного источника опорного напряжения (ИОН).

Известны температурно-стабильные источники опорного напряжения, определяемого удвоенной шириной запрещенной зоны полупроводника, к недостатком которых относится излишняя сложность, вызванная использованием большого количества элементов [U.S. Patent 4380706. Voltage reference circuit / Robert S. Wrathall. - Dec. 24, 1980], и необходимость дополнительного подключения к источнику питающего напряжения, а не только к источнику тока [Соклоф С.Аналоговые интегральные схемы: Пер. с англ. - М.: Мир, 1988. - С.240, рис.3.27], что существенно затрудняет их использование в качестве опорного диода.

Наиболее близким техническим решением, принятым за прототип, является диод Видлара, приведенный на фиг.1 [Соклоф С.Аналоговые интегральные схемы: Пер. с англ.- М.: Мир, 1988 - С.206, рис.3.33]. Недостатком, а точнее, особенностью прототипа является возможность его использования в качестве температурно-стабильного ИОН только тогда, когда опорное напряжение близко к значению ширины запрещенной зоны.

Задача, на решение которой направлено предполагаемое изобретение, заключается в обеспечении заявляемого технического результата - получении температурно-стабильного выходного напряжения при значениях, близких к удвоенной ширине запрещенной зоны.

Для достижения заявляемого технического результата в схему прототипа, содержащую первый и второй резисторы, подключенные первыми выводами к выходной клемме, первый и второй транзисторы, базы которых соединяются с коллектором первого транзистора, третий резистор, включенный между общей шиной и эмиттером второго транзистора, третий транзистор, база которого соединяется с коллектором второго транзистора, источник тока, включенный между шиной питания и выходной клеммой, эмиттеры первого и третьего транзисторов подключены к общей шине, коллектор третьего транзистора подключен к выходной клемме, введены четвертый и пятый транзисторы, базы которых соединяются с коллекторами второго и четвертого транзисторов, эмиттер четвертого транзистора подключен ко второму выводу второго резистора, эмиттер пятого транзистора подключен ко второму выводу первого резистора, коллектор пятого транзистора подключен к коллектору первого транзистора.

Схема прототипа приведена на фиг.1. Схема заявляемого устройства представлена на фиг.2. На фиг.3 приведены результаты моделирования.

Заявляемый ИОН (фиг.2) содержит пять транзисторов (с первого по пятый), обозначенных, соответственно, цифрами 1-5, и три резистора (с первого по третий), обозначенные, соответственно, цифрами 6, 7 и 8 и источник тока 9, включенный между шиной питания и выходной клеммой, резисторы 6 и 7 подключены первыми выводами к выходной клемме, базы транзисторов 1 и 2 соединяются с коллекторами транзисторов 1 и 5, резистор 8 включен между общей шиной и эмиттером транзистора 2, эмиттеры транзисторов 1 и 3 подключены к общей шине, коллектор транзистора 3 подключен к выходной клемме, базы транзисторов 3, 4 и 5 соединяются с коллекторами транзисторов 2 и 4, эмиттер транзистора 4 подключен ко второму выводу резистора 7, эмиттер транзистора 5 подключен ко второму выводу резистора 6.

Прежде чем рассмотреть работу заявляемого устройства, рассмотрим работу схемы прототипа (фиг.1), так как это необходимо для сопоставительного анализа. При этом допустим, что токи баз транзисторов пренебрежимо малы, а ток нагрузки отсутствует. Выходное напряжение U_вых прототипа определяется значением напряжения база-эмиттер U_бэ3 транзистора VT3 и падением напряжения U2 на резисторе R2, что может быть описано следующим выражением:

$$U_{вых}=U_{бэ3}+U_2={\phi }_T\ln \frac{I_3}{I_S}+R_2{I}_2\approx 0.6+R_2{I}_2,(1)$$

где φ_T≈26 мВ - температурный потенциал; I₂ и I₃ - токи эмиттеров транзисторов VT2 и VT3 соответственно; I_s - ток насыщения обратносмещенного p-n перехода, пропорциональный его площади; R₂ - сопротивление резистора R2.

Для нахождения тока I₂ следует учесть напряжения база-эмиттер U_бэ1 и U_бэ2, соответственно, транзисторов VT1 и VT2 и падение напряжения U₃ на резисторе R3, записав выражение:

U₃=U_бэ1-U_бэ2,

или $$R_3{I}_2={\varphi }_T\ln \frac{I_1}{I_S}-{\varphi }_T\ln \frac{I_2}{N{I}_S}={\varphi }_T\ln \frac{N{I}_1}{I_2}\approx {\varphi }_T\ln N,(2)$$

где R₃ - сопротивление резистора R3; I₁ - ток эмиттера транзистора VT1; N - отношение площадей эмиттеров транзисторов VT2 и VT1.

Приближенное соотношение (2) справедливо при равенстве токов I₁ и I₂. Отсюда можно определить ток

$$I_2=\frac{{\varphi }_T\ln N}{R_3}.(3)$$

Дифференцируя выражение (3), можно определить зависимость приращения тока I₂ от температуры Т:

$$d{I}_2=\frac{\ln N}{R_3}d{\varphi }_T=\frac{{\varphi }_T\ln N}{R_3}\frac{dT}{T}=I_2\frac{dT}{T},(4)$$

где φ_T=kT/q; k - постоянная Больцмана; Т - абсолютная температура; q - заряд электрона.

Дифференцируя выражение (1), получим

$$d{U}_{вых}=R_{2}d{I}_2+d{U}_{бэ3}.(5)$$

Для нахождения приращения dU_бэ3 следует учесть зависимость

$$I_S=C{T}^3\exp \left(-E/{\varphi }_T\right),(6)$$

где C - постоянный коэффициент, определяемый технологией производства интегрального транзистора; E - энергетическая ширина запрещенной зоны при абсолютном нуле, полученная линейной экстраполяцией от комнатной температуры к абсолютному нулю, равная для кремния 1,205 В.

Можно показать, что выражение (5), с учетом (1), (4), (6), приводится к виду

$$d{U}_{вых}=\left(U_{вых}-3{\varphi }_T-E\right)\frac{dT}{T}+{\varphi }_T\frac{d{I}_3}{I_3}.(7)$$

Приравнивая (7) к нулю, при неизменном токе I₃, получаем

$$U_{вых}=3{\varphi }_T+E.(8)$$

Следовательно, при выходном напряжении, определяемом в основном шириной запрещенной зоны, нестабильность выходного напряжения по температуре близка к нулю.

Так как сумма токов I₁, I₂ и I₃ постоянна, то приращение dI₃=-dI₁-dI₂, а при равных токах I₁, I₂, I₃, и приближенном равенстве приращений dI₁ и dI₂, с учетом (4), получаем

$$\frac{d{I}_3}{I_3}\approx -2{\varphi }_T\frac{dT}{T}.(9)$$

Выражение (7), с учетом (9), можно записать в следующем виде:

$$d{U}_{вых}\approx \left(U_{вых}-\left(2{\varphi }_T+E\right)-3{\varphi }_T\right)\frac{dT}{T}.(10)$$

Работа заявляемого устройства аналогична работе диода Видлара (фиг.1). Однако равенство токов транзисторов 1 и 2 (фиг.2) обеспечивается уже более точно повторителем тока на транзисторах 4, 5 и резисторах 6, 7. А выходное напряжение определяется еще и значением напряжения база-эмиттер U_бэ4 транзистора 4, что описывается следующим выражением:

$$U_{вых}=R_7{I}_2+{\varphi }_T\ln \frac{I_2}{I_S}+{\varphi }_T\ln \frac{I_3}{I_S},(11)$$

где R₇ - сопротивление резистора 7; I₂ и I₃ - токи эмиттеров транзисторов 4 и 3 соответственно.

Ток I₂ равен току I₁ эмиттера транзистора 1 и определяется выражением:

$$I_2=\frac{{\varphi }_T\ln N}{R_8},(12)$$

где R₈ - сопротивление резистора 8; N - отношение площадей эмиттеров транзисторов 2 и 1.

Дифференцируя выражение (12), можно вывести равенства:

$$\frac{d{I}_1}{I_1}=\frac{d{I}_2}{I_2}=\frac{dT}{T}.(13)$$

Дифференцируя выражение (11), с учетом (6) и (12), получим:

$$d{U}_{вых}=\left(U_{вых}-6{\varphi }_T-2E\right)\frac{dT}{T}+{\varphi }_T\frac{d{I}_2}{I_2}+{\varphi }_T\frac{d{I}_3}{I_3}.(14)$$

Или, с учетом (9) и (13)

$$d{U}_{вых}=\left(U_{вых}-2\left(2{\varphi }_T+E\right)-3{\varphi }_T\right)\frac{dT}{T}.(15)$$

Следовательно, нестабильность выходного напряжения заявляемого устройства по температуре близка к нулю при выходном напряжении, определяемом в основном удвоенной шириной запрещенной зоны.

Полагая, что для схемы прототипа U_вых=2φ_T+Е, а для схемы заявляемого устройства U_вых=2(2φ+Е) можно получить оценку абсолютного изменения выходного напряжения через приращение температуры. Примечательно, что эта оценка оказывается одинаковой для обеих схем:

$$\Delta U_{вых}=3{\varphi }_T\frac{\Delta T}{T}.(16)$$

А поскольку выходное напряжение заявляемого устройства вдвое больше, чем у прототипа, то относительная нестабильность оказывается вдвое меньше.

Представленные на фиг.3 результаты моделирования отображают зависимость выходного напряжения прототипа (out1) и заявляемого устройства (out2) от температуры. При этом для удобства сравнения напряжение out1 увеличено на 1.132B. Отклонение от расчетного значения не превышает 10%.

Таким образом, и проведенный анализ, и данные схемотехнического моделирования подтверждают, что для заявляемого устройства достигается заявляемый технический результат - получается температурно-стабильное выходное напряжение при значениях, близких к удвоенной ширине запрещенной зоны.

Устройство относится к области электротехники и может быть использовано в качестве температурно-стабильного источника опорного напряжения, определяемого удвоенной шириной запрещенной зоны. Достигаемый технический результат - получение температурно-стабильного выходного напряжения при значениях, близких к удвоенной ширине запрещенной зоны. Устройство содержит пять транзисторов, три резистора и источник тока, включенный между шиной питания и выходной клеммой, первый и второй резисторы подключены первыми выводами к выходной клемме, базы первого и второго транзисторов соединяются с коллекторами первого и пятого транзисторов, третий резистор включен между общей шиной и эмиттером второго транзистора, эмиттеры первого и третьего транзисторов подключены к общей шине, коллектор третьего транзистора подключен к выходной клемме, базы третьего, четвертого и пятого транзисторов соединяются с коллекторами второго и четвертого транзисторов, эмиттер четвертого транзистора подключен ко второму выводу второго резистора, эмиттер пятого транзистора подключен ко второму выводу первого резистора. 3 ил.

Стабилизатор напряжения, содержащий первый и второй резисторы, подключенные первыми выводами к выходной клемме, первый и второй транзисторы, базы которых соединяются с коллектором первого транзистора, третий резистор, включенный между общей шиной и эмиттером второго транзистора, третий транзистор, база которого соединяется с коллектором второго транзистора, источник тока, включенный между шиной питания и выходной клеммой, эмиттеры первого и третьего транзисторов подключены к общей шине, коллектор третьего транзистора подключен к выходной клемме, отличающийся тем, что введены четвертый и пятый транзисторы, базы которых соединяются с коллекторами второго и четвертого транзисторов, эмиттер четвертого транзистора подключен ко второму выводу второго резистора, эмиттер пятого транзистора подключен ко второму выводу первого резистора, коллектор пятого транзистора подключен к коллектору первого транзистора.