ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ Российский патент 2012 года по МПК G05F1/56 

Устройство относится к области электротехники и может быть использовано в качестве температурно-стабильного источника опорного напряжения (ИОН).

Известны температурно-стабильные источники опорного напряжения, основанные на ширине запрещенной зоны, однако не обладающие достаточно высокой стабильностью по другим параметрам. Например, стабильность выходного напряжения для диода Видлара [Соклоф С. Аналоговые интегральные схемы: Пер. с англ. - М.: Мир, 1988. - С.206, рис.3.33] зависит от протекающего через него тока. А недостатком аналога, представленного на фиг.1 [US Patent 6642777. Voltage reference circuit with increased intrinsic accuracy / Kevin Scoones. - Nov.4, 2003], является недостаточно высокая стабильность по входному напряжению.

Наиболее близким техническим решением, принятым за прототип, является компенсационный стабилизатор напряжения постоянного тока, приведенный на фиг.2 [Пат. 2117982 РФ. Компенсационный стабилизатор напряжения / Барилов И.В., Старченко Е.И. - Опубл. 20.08.1998, Бюл. №23].

Основным недостатком прототипа является невозможность его использования в качестве температурно-стабильного ИОН, так как опорное напряжение в нем самом задается внешним (идеальным) источником.

Задача, на решение которой направлено предлагаемое изобретение, заключается в обеспечении заявляемого технического результата - достижения стабильности выходного напряжения при изменениях температуры, входного напряжения и тока нагрузки.

Для достижения заявляемого технического результата в схему прототипа, содержащую первый и второй транзисторы, эмиттеры которых объединены, третий и четвертый транзисторы, эмиттеры которых подключены к шине питания, база и коллектор третьего транзистора соединяются с базой четвертого и коллектором первого транзистора, первый резистор, подключенный первым выводом к базе второго транзистора, второй резистор, включенный между эмиттером первого транзистора и общей шиной, пятый и шестой транзисторы, эмиттеры которых подключены к общей шине, третий резистор, включенный между шиной питания и точкой соединения баз пятого и шестого транзисторов с коллектором пятого транзистора, введено подключение коллектора шестого транзистора к эмиттеру первого транзистора, коллектора второго транзистора - к соединению базы первого транзистора и второго вывода первого резистора, коллектора четвертого транзистора - к соединению базы второго транзистора с выходной клеммой.

На фиг.1 приведена схема аналогичного заявляемому устройству температурно-стабильного источника опорного напряжения, основанного на ширине запрещенной зоны. На фиг.2 изображена схема прототипа. Схема заявляемого устройства представлена на фиг.3. На фиг.4, фиг.5, фиг.6 приведены результаты моделирования.

Заявляемый ИОН (фиг.3) содержит шесть транзисторов (с первого по шестой), обозначенные соответственно цифрами с 1 по 6, и три резистора (с первого по третий), соответствующие обозначениям 7, 8 и 9, при этом резистор 7 включен между выходной клеммой и соединением базы транзистора 1 с коллектором транзистора 2, резистор 8 включен между обшей шиной и точкой соединения эмиттеров транзисторов 1 и 2 с коллектором транзистора 6, резистор 9 включен между шиной питания и точкой соединения баз транзисторов 5 и 6 с коллектором транзистора 5, эмиттеры транзисторов 5 и 6 подключены к общей шине, эмиттеры транзисторов 3 и 4 подключены к шине питания, базы транзисторов 3 и 4 подключены к точке соединения коллекторов транзисторов 3 и 1, база транзистора 2 и коллектор транзистора 4 подключены к выходной клемме.

Работа заявляемого устройства аналогична работе схемы температурно-стабильного источника опорного напряжения (фиг.1). Однако равенство токов транзисторов 1 и 2 обеспечивается повторителем тока на транзисторах 3 и 4 (фиг.3), а не операционным усилителем, следящим за напряжением на резисторах R3, R4 (фиг.1). Нестабильность выходного напряжения по питающему в заявляемом ИОН обуславливается наличием конечного дифференциального сопротивления коллектор-база транзисторов 1, 3 (значение которого может быть существенно больше, чем сопротивление резисторов R3, R4) и оказывается меньше, чем в схеме аналога. Кроме того, приращение тока через резистор 9 и повторитель тока на транзисторах 5, 6 может полностью скомпенсировать нежелательное приращение выходного напряжения. Для этого сопротивление резистора 9 следует выбрать равным дифференциальному сопротивлению коллектор-база транзистора 1.

Существенное отличие работы заявляемого устройства от прототипа (фиг.2) заключается в том, что предложенное схемотехническое решение (фиг.3) позволяет не только возложить на транзисторы 1 и 2 функции усилителя сигнала ошибки, но и одновременно совместить их с формированием опорного напряжения.

Проведем анализ схемы заявляемого ИОН в предположении, что коэффициенты передачи β по току транзисторов достаточно велики, чтобы токами баз можно было пренебречь, повторители тока имеют единичный коэффициент передачи, а ток нагрузки I_н отсутствует. Выходное напряжение U_выx такого стабилизатора определяется значением напряжения база-эмиттер U_бэ2 транзистора 2 и падением напряжения U₈ на резисторе 8, что может быть описано следующим выражением:

где φ_т≈26 мВ - температурный потенциал; I_s - тепловой (обратный) ток p-n перехода, пропорциональный его площади; R₈ - сопротивление резистора 8; I₁ и I₂ - токи эмиттеров транзисторов 1 и 2 соответственно, принимаемые здесь равными, но не будем забывать, что I₁=I₂+I_н.

Определим падение напряжения U₇ на резисторе 7 через разность напряжений база-эмиттер транзисторов 2 и 1 и запишем следующее выражение:

где R₇ - сопротивление резистора 7; U_бэ1 - значение напряжения база-эмиттер транзистора 1; N - отношение площадей p-n переходов транзисторов 1 и 2.

Из представленных выражений следует, что значение токов эмиттеров транзисторов 1 и 2 задается отношением площадей p-n переходов и выбором сопротивления резистора 7, а значение выходного напряжения - выбором сопротивления резистора 8.

Для определения температурной стабильности следует продифференцировать выражения (1) и (2) по температуре Т. Оказывается, что напряжение база-эмиттер транзистора 2 имеет отрицательный дрейф dU_бэ2 около 2 мВ/°С, a U₇ (и, соответственно, I, а также U₈) - положительный, определяемый из следующего выражения:

Причем изменением соотношения сопротивлений резисторов 7 и 8 в зависимости от заданных N и Т можно добиться вызванного изменением температуры приращения выходного напряжения dU_вых, равного нулю по крайней мере в одной точке (при dU_бэ2=-dU₈), и минимально возможного приращения - в окрестностях этой точки. При этом выходное напряжение будет близко к ширине запрещенной зоны (1,2 В - для кремния).

Для оценки стабильности по току нагрузки следует продифференцировать выражение (1) по I_н. Для этого сначала продифференцируем (2) по току I₂ и получим следующее равенство (при принятых допущениях I₁=I₂, β>>1):

где dI₁ и dI₂ - приращения тока эмиттера транзистора 1 и 2 соответственно.

Выражение (4) показывает взаимосвязь приращений токов I₁ и I₂, и определяется она только значением отношения N. Принципиально, чтобы N было больше, чем основание натурального логарифма. В противном случае схема будет охвачена не отрицательной, а положительной связью по току и окажется неработоспособной.

Так как приращение тока dI₁=dI₂+dI_н, то выражение для приращения тока нагрузки dI_н, с учетом (4), запишется в следующем виде:

Теперь, дифференцируя (1) и переходя к приращениям, можно записать выражение для dU_вых.

где r_э=φ_т/I₂ - дифференциальное сопротивление эмиттера транзистора 2.

Из (6), с учетом (1-5), можно выразить нестабильность по току нагрузки (выходное сопротивление):

Из (7) следует, что подбором соотношения значения N и сопротивлений резисторов 7 и 8 можно добиться не только температурной стабильности выходного напряжения, но и равенства выходного сопротивления (а значит и нестабильности по току нагрузки) нулю.

На фиг.4-6 приведены результаты схемотехнического моделирования в виде зависимостей изменения выходного напряжения заявляемого устройства (вертикальная ось) при изменении тока нагрузки в диапазоне от нуля до 10% тока эмиттера транзистора 1 или 2 (фиг.4), температуры - от 0 до 100°С (фиг.5), питающего напряжения - от 4 до 12 В (фиг.6). По результатам моделирования можно сделать следующий вывод: для настроенной схемы заявляемого ИОН абсолютная нестабильность выходного напряжения не превышает 1 мВ при выходном напряжении около 1,2 В.

Таким образом, и проведенный анализ, и данные схемотехнического моделирования подтверждают, что достигается заявляемый технический результат - снижение коэффициента нестабильности выходного напряжения при изменениях температуры, входного напряжения и тока нагрузки.

Изобретение относится к области электротехники и может быть использовано в качестве температурно-стабильного источника опорного напряжения. Технический результат заключается в снижении коэффициента нестабильности выходного напряжения при изменениях температуры, входного напряжения и тока нагрузки. Источник опорного напряжения содержит шесть транзисторов и три резистора, при этом первый резистор включен между выходной клеммой и соединением базы первого транзистора с коллектором второго транзистора, второй резистор включен между общей шиной и точкой соединения эмиттеров первого и второго транзисторов с коллектором шестого транзистора, третий резистор включен между шиной питания и точкой соединения баз пятого и шестого транзисторов с коллектором пятого транзистора, эмиттеры пятого и шестого транзисторов подключены к общей шине, эмиттеры третьего и четвертого транзисторов подключены к шине питания, базы третьего и четвертого транзисторов подключены к точке соединения коллекторов первого и третьего транзисторов, база второго транзистора и коллектор четвертого транзистора подключены к выходной клемме. 6 ил.

Стабилизатор напряжения, содержащий первый и второй транзисторы, эмиттеры которых объединены, третий и четвертый транзисторы, эмиттеры которых подключены к шине питания, база и коллектор третьего транзистора соединяются с базой четвертого и коллектором первого транзистора, первый резистор, подключенный первым выводом к базе второго транзистора, второй резистор, включенный между эмиттером первого транзистора и общей шиной, пятый и шестой транзисторы, эмиттеры которых подключены к общей шине, третий резистор, включенный между шиной питания и точкой соединения баз пятого и шестого транзисторов с коллектором пятого транзистора, отличающийся тем, что введено подключение коллектора шестого транзистора к эмиттеру первого транзистора, коллектора второго транзистора - к соединению базы первого транзистора и второго вывода первого резистора, коллектора четвертого транзистора - к соединению базы второго транзистора с выходной клеммой.