УПРАВЛЯЕМОЕ УСТРОЙСТВО ЗАДЕРЖКИ Российский патент 2015 года по МПК H03K5/131 H03H7/30 

Изобретение относится к радиотехнике, а именно к управляемым устройствам задержки сигналов, и может быть использовано в системах радиоэлектронного подавления для формирования управляемой задержки высокочастотных сигналов.

Известны устройства задержки сигналов на основе генераторов импульсов эталонной частоты, управляемых делителей частоты, RS-триггеров и логических элементов [см., например: Цифровой управляемый фазовращатель по а.с. СССР №1223343, кл. Н03Н 11/20, 1984; А.П. Дорух, И.Г. Дорух. Устройство управляемой задержки импульсных последовательностей // Вопросы специальной радиоэлектроники, сер. ОВР, 2009, вып.2. - Москва-Таганрог, с.55-59].

Признаком этих устройств задержки, общим с заявляемым устройством, является генератор импульсов эталонной частоты.

Причиной, препятствующей получению технического результата, обеспечиваемого изобретением, в этих аналогах являются их узкие функциональные возможности. Эта причина обусловлена тем, что эти аналоги применимы лишь для задержки последовательностей видеоимпульсов, а на практике зачастую возникает необходимость задержки высокочастотных сигналов.

Известны также линии задержки высокочастотных сигналов, представляющие собой коаксиальные кабели или секции волноводов [см., например, Ю.М. Перунов и др. Радиоэлектронное подавление информационных каналов систем управления оружием. Изд. 2-е испр. и доп. - М.: Радиотехника. - 2008, с.166]. Общим с заявляемым устройством признаком таких линий задержки является назначение, то есть осуществление задержки высокочастотного сигнала.

Причиной, препятствующей получению технического результата, обеспечиваемого изобретением, в этих аналогах являются большие габариты и отсутствие управления временем задержки.

От этих недостатков свободны управляемые линии задержки, например управляемая линия задержки на лампе бегущей волны по авторскому свидетельству СССР №310356, кл. Н03Н 7/30, акустические и твердотельные управляемые линии задержки [см., например, Ю.М. Перунов и др. Радиоэлектронное подавление информационных каналов систем управления оружием. Изд. 2-е испр. и доп. - М.: Радиотехника. - 2008, с.167; Л.П. Барулин и др. Радиоприемные устройства. - М.: Радио и связь. - 1984, с.220, 221]. Любая из этих управляемых линий задержки имеет общий признак с заявляемым устройством - назначение, то есть осуществление управляемой задержки высокочастотного сигнала, и может служить прототипом заявляемого устройства.

Причиной, препятствующей получению в управляемой линии задержки - прототипе технического результата, обеспечиваемого изобретением, является относительно низкая точность установки задержки в прототипе. Эта причина обусловлена тем, что точность установки задержки в прототипе определяется дискретностью изменения задержки, то есть ценой младшего разряда управляющего кода. Поэтому при приемлемой разрядности управляющего кода реализация больших задержек высокочастотного сигнала осуществляется со значительной погрешностью.

Технической задачей, на решение которой направлено изобретение, является повышение точности управления задержкой.

Указанный технический результат достигается тем, что в известное управляемое устройство задержки введены сумматор, вычитающий счетчик импульсов, генератор импульсов эталонной частоты, пороговый элемент, элемент памяти, ограничитель и вторая линия управляемой задержки.

Для достижения технического результата в управляемое устройство задержки, содержащее первую линию управляемой задержки, введены сумматор, вычитающий счетчик импульсов, генератор импульсов эталонной частоты, пороговый элемент, элемент памяти, ограничитель и вторая линия управляемой задержки, высокочастотный вход устройства соединен с первым входом сумматора, вход импульса запуска устройства - со вторым входом сумматора и со входом записи вычитающего счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов эталонной частоты, программный вход - со входом управления устройства, а выход - с сигнальным входом элемента памяти, сигнальный вход первой линии управляемой задержки соединен с выходом сумматора, управляющий вход - со старшими разрядами входа управления устройства, а выход - со входом ограничителя и входом порогового элемента, соединенного своим выходом со входом записи элемента памяти, сигнальный вход второй линии управляемой задержки соединен с выходом ограничителя, управляющий вход - с выходом элемента памяти, а выход является выходом устройства.

Совокупность вновь введенных элементов и связей не является самостоятельным устройством и не следует явным образом из уровня техники. Отсутствуют какие-либо источники информации, в которых она была бы описана самостоятельно или в совокупности с первой линией управляемой задержки. Поэтому заявляемое устройство следует считать новым и имеющим изобретательский уровень.

Сущность изобретения поясняется чертежом, на котором приведена структурная схема предлагаемого устройства.

Управляемое устройство задержки содержит:

1 - сумматор; 2 - первая линия управляемой задержки;

3 - ограничитель; 4 - вторая линия управляемой задержки;

5 - пороговый элемент; 6 - вычитающий счетчик импульсов;

7 - элемент памяти; 8 - генератор импульсов эталонной частоты.

При этом максимальная задержка второй линии управляемой задержки 4 примерно в 10 раз меньше, чем у первой линии управляемой задержки 2.

Высокочастотный вход устройства соединен с первым входом сумматора 1, вход запуска устройства - со вторым входом сумматора 1 и со входом записи вычитающего счетчика импульсов 6, счетный вход которого соединен с выходом генератора 8 импульсов эталонной частоты, а программный вход - со входом управления устройства. Сигнальный вход первой линии 2 управляемой задержки соединен с выходом сумматора 1, управляющий вход - со старшими разрядами входа управления устройства, а выход - со входами ограничителя 3 и порогового элемента 5. Сигнальный вход элемента 7 памяти соединен с выходом вычитающего счетчика импульсов 6, вход записи - с выходом порогового элемента 5, а выход - с управляющим входом второй линии управляемой задержки 4, сигнальный вход которой соединен с выходом ограничителя 3, а выход - с выходом устройства.

Работа устройства заключается в следующем.

На высокочастотный вход устройства и первый вход сумматора 1 поступает высокочастотный сигнал, подлежащий задержке. На управляющий вход первой линии управляемой задержки 2 и на программный вход вычитающего счетчика импульсов 6 поступает медленно изменяющийся код требуемой задержки. Старшие разряды этого кода, например все, кроме двух младших, поступают на управляющий вход первой линии управляемой задержки 2. На вход запуска устройства, на второй вход сумматора 1 и на вход записи вычитающего счетчика импульсов 6 поступают короткие импульсы запуска амплитудой, значительно превышающей уровень высокочастотного сигнала на первом входе сумматора 1. Период следования этих импульсов примерно в 10 раз превышает максимально возможное требуемое время задержки.

Высокочастотный сигнал и импульс запуска проходят через последовательно включенные сумматор, первую линию управляемой задержки 2, ограничитель 3 и вторую линию управляемой задержки 4, задерживаясь на время, определяемое кодами на управляющих входах линий 2 и 4, а именно в первой линии управляемой задержки 2 - кодом, соответствующим старшим разрядам кода требуемой задержки, а во второй линии управляемой задержки 4 - кодом на выходе элемента памяти 7. При этом уровень ограничения ограничителя 3 выбирается несколько превышающим амплитуду высокочастотного сигнала, поэтому он проходит ограничитель беспрепятственно, а импульсы запуска значительно ограничиваются при прохождении ограничителя 3, поэтому на выход устройства проходят значительно ограниченными.

Часть общей задержки, создаваемая первой линией управляемой задержки 2, определяется старшими разрядами входного кода на входе управления устройства. Погрешность ее реализации достаточно велика. Она определяется ценой младшего разряда этого кода. Пороговый элемент 5, вычитающий счетчик импульсов 6, элемент памяти 7 и генератор импульсов эталонной частоты 8 предназначены для формирования кода на управляющем входе второй линии управляемой задержки 4. Они осуществляют точное измерение интервала времени, равного разности между требуемой задержкой и фактической задержкой, на которую осуществляется задержка сигнала в первой линии управляемой задержки 2.

С поступлением импульса запуска со входа устройства на вход записи вычитающего счетчика импульсов 6 в последний в качестве содержимого вносится полноразрядный код требуемой задержки с его программного входа. Во время прохождения импульса запуска через сумматор 1 и первую линию управляемой задержки 2 на счетный вычитающий вход вычитающего счетчика импульсов 6 поступают импульсы эталонной частоты генератора 8, под действием которых содержимое вычитающего счетчика импульсов 6 равномерно уменьшается. Эталонная частота импульсов генератора 8 выбрана такой, что за время от момента поступления импульса запуска на вход устройства при максимально возможном значении кода на входе управления устройства до момента обнуления счетчика пройдет время, точно равное максимально возможной требуемой задержке. Содержимое вычитающего счетчика импульсов 6 точно соответствует разности между требуемой задержкой и промежутком времени от момента поступления импульса запуска на вход устройства до текущего момента времени.

В момент прохождения импульса запуска на выход первой линии управляемой задержки 2 и на вход порогового элемента 5 последний срабатывает и формирует на своем выходе и входе записи элемента памяти 7 короткий импульс. Под действием этого импульса в элемент памяти 7 с выхода вычитающего счетчика импульсов 6 записывается код, соответствующий разности между требуемой задержкой и задержкой, фактически реализуемой первой линией управляемой задержки 2. Этот код в качестве управляющего поступает с выхода элемента памяти 7 на управляющий вход второй линии управляемой задержки 4.

Устройство в целом реализует задержку высокочастотного сигнала с погрешностью, определяемой погрешностью второй линии управляемой задержки 4, а она определяется ценой младшего разряда кода на управляющем входе второй линии управляемой задержки 4, что примерно в 10 раз меньше цены младшего разряда кода на входе управления устройства. В прототипе же управление задержкой высокочастотного сигнала реализуется с погрешностью, равной цене младшего разряда кода на входе управления устройства.

Таким образом, заявляемое устройство обеспечивает управление задержкой высокочастотного сигнала с точностью, примерно в 10 раз выше, чем устройство-прототип.

Устройство легко реализуемо. В качестве управляемых линий задержки 2 и 4 могут быть использованы акустические или твердотельные управляемые линии задержки. Остальные элементы устройства могут быть реализованы на программируемой интегральной микросхеме EPF10K30AC240 -3 фирмы "Altera".

Изобретение относится к радиотехнике, а именно к управляемым устройствам задержки сигналов, и может быть использовано в системах радиоэлектронного подавления для формирования управляемой задержки высокочастотных сигналов. Техническим результатом является повышение точности управления задержкой. Устройство содержит две линии управляемой задержки, сумматор, вычитающий счетчик импульсов, генератор импульсов эталонной частоты, пороговый элемент, элемент памяти, ограничитель. 1 ил.

Управляемое устройство задержки, содержащее первую линию управляемой задержки, отличающееся тем, что в него введены сумматор, вычитающий счетчик импульсов, генератор импульсов эталонной частоты, пороговый элемент, элемент памяти, ограничитель и вторая линия управляемой задержки, высокочастотный вход устройства соединен с первым входом сумматора, вход импульса запуска устройства - со вторым входом сумматора и со входом записи вычитающего счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов эталонной частоты, программный вход - со входом управления устройства, а выход - с сигнальным входом элемента памяти, сигнальный вход первой линии управляемой задержки соединен с выходом сумматора, управляющий вход - со старшими разрядами входа управления устройства, а выход - со входом ограничителя и входом порогового элемента, соединенного своим выходом со входом записи элемента памяти, сигнальный вход второй линии управляемой задержки соединен с выходом ограничителя, управляющий вход - с выходом элемента памяти, а выход является выходом устройства.