УСТРОЙСТВО ЗАДЕРЖКИ ВЫСОКОЧАСТОТНОГО СИГНАЛА Советский патент 1994 года по МПК H03H7/30 

Изобретение относится к радиотехнике и может быть использовано для задержки высокочастотных сигналов, например, при измерениях чувствительности высотомеров, РЛС или для настройки и испытаний систем обработки эхо-сигналов.

Цель изобретения - повышение точности задержки.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит формирователь 1, соединенный своим входом с входом устройства, выходом с первым входом переключателя 2, выход которого соединен через фильтр низких частот 3 с входом выходного ключа 4 и далее с ВЧ-выходом устройства, генератор импульсов 5, соединенный выходом со счетным входом счетчика 6, выход которого соединен с управляющим входом выходного ключа 4, а установочный вход счетчика 6 соединен с управляющим входом устройства, линию задержки 7, соединенную своим входом с выходом переключателя 2, установочный триггер 8, информационные входы которого соединены с соответствующими входами устройства "Сброс" и "Запуск", а выход соединен с управляющим входом переключателя 2 и разрешающим входом генератора импульсов 5, линию задержки 9 с отводами, соединенную своим входом с выходом усилителя-формирователя 10, вход которого соединен с выходом линии задержки 7, синхронизатор 11, выходом соединенный с синхронизирующим входом триггера 8, а входами - с выходом формирователя 1 и выходом мультиплексора 12, информационные входы которого соединены с выходами линии задержки с отводами 9, а управляющий вход мультиплексора 12 соединен с выходом реверсивного счетчика 13 и импульсный фазовый детектор 14, два информационных входа которого соединены соответственно с выходом формирователя 1 и мультиплексора 12 и два информационных выхода соединены с соответствующими счетными (прямого и обратного) входами реверсивного счетчика 13, а блокирующий вход соединен с выходом триггера 8.

Предлагаемое устройство работает следующим образом. Входной ВЧ-сигнал приходит на формирователь 1, где из гармонического сигнала преобразуется в импульсный той же частоты. Далее поступает на переключатель 2, синхронизатор 11 и импульсный фазовый детектор 14. В исходном состоянии переключатель 2 открыт для входного сигнала, который поступает через переключатель 2 на фильтр низкой частоты 3, а также на вход линии задержки 7, и далее на усилитель-формирователь 10, где восстанавливается амплитуда и форма сигнала, искаженная в линии задержки 7, и с него на линию задержки 9 с отводами, все отводы которой подключены к мультиплексору 12. Один из них в соответствии с кодом на реверсивном счетчике 13 пропускают сигнал на выход мультиплексора 12, с которого сигнал поступает на вход синхронизатора 11, вход импульсного фазового детектора 14 и вход переключателя 2, последний пока закрыт для этого сигнала. На входах импульсного фазового детектора 14 фаза сигнала, прошедшего линию задержки, и фаза входного сигнала с формирователя 1, сравнивается и при этом на выходе детектора вырабатывается один из двух сигналов прямого или обратного счета для реверсивного счетчика 13 в зависимости от опережения или отставания фазы на выходе мультиплексора 12 от фазы сигнала с формирователя 1. При этом к выходу мультиплексора 12 подключается соответствующий отвод линии задержки 9, в результате чего уменьшается разность фаз на входах переключателя 2. Максимальное число периодов несущей частоты ВЧ-сигнала с выхода мультиплексора 12, необходимое для настройки линии задержки 9, определяется числом отводов с нее и при этом отслеживается изменение несущей частоты ВЧ-сигнала. Синхронизатор 11 представляет собой схему совпадения (схема И) на два входа. На выходе появляется сигнал при одновременном действии входных сигналов, что обеспечивает временную привязку (синхронизацию) к фазе входного сигнала. При наличии сигнала "Запуск" на входе триггера 8 переключение переключателя 2 по сигналу с триггера 8 происходит по фронту импульсного ВЧ-сигнала, осуществляя "безразрывную" подмену на входе линии задержки 7 входного сигнала сигналом с мультиплексора 12, а также происходит блокировка фазового детектора.

Таким образом, в замкнутой схеме циркулирует импульсная последовательность с частотой, определяемой несущей частотой входного ВЧ-сигнала, и эта последовательность выдается через фильтр низкой частоты 3 на входной ключ 4, с помощью которого и посредством счетчика 6 и генератора импульсов 5 на выходе устройства формируется задержанный ВЧ-сигнал.

Импульсный фазовый детектор 14, например, можно реализовать подобно цифровому фазовому детектору, описанному в [2]. Мультиплексор 12, реверсивный счетчик 13 можно реализовать на элементах в микросхемном исполнении. Сравнивая предлагаемое устройство задержки высокочастотных сигналов с прототипом, видим, что прототип не позволяет менять длительность выходного импульса, а последовательность радиоимпульсов, циркулирующая в замкнутой схеме, обеспечивает формирование выходного сигнала по задержке с дискретом, равным длительности входного сигнала. Предлагаемое устройство обеспечивает дискрет задержки и длительность выходного сигнала, определяемые генератором импульсов 5 и счетчиком 6, и ограничивается только элементной базой (единицы нс). Кроме того, в предлагаемом устройстве имеется возможность измерения несущей частоты ВЧ-сигнала по положению реверсивного счетчика, а также можно получить положительное (в ряде случаев) свойство - усреднение нестабильности частоты за время запоминания за счет вырождения колебания ВЧ-сигнала во время рециркуляции. Цифровая элементная база позволяет применять частоты до гигагерц, а применение в качестве линии задержки отрезка кабеля (или микрополосков) совместно с магистральными усилителями и приемниками, согласованными с этим кабелем, обеспечивает запоминание ВЧ-сигналов длительностью сотни наносекунд.

Таким образом, если представить линию задержки как резонатор с незатухающими колебаниями (за счет усилителя) на высшей гармонике и настраиваемый за время много меньше собственного периода, то данное устройство можно представить как устройство с автоматической подстройкой частоты с точностью, определяемой отношением дискрета времени задержки (порядка 1 нс) ко всему времени задержки замкнутого кольца (порядка сотни наносекунд), что составляет менее 1%.

Предлагаемое устройство может найти применение в технике СВЧ при разработке контрольно-поверочной аппаратуры для радиовысотомеров и других радиолокационных устройств.

Изобретение относится к радиотехнике и может быть использовано для задержки высокочастотных сигналов, например, при измерениях чувствительности высотомеров, РЛС или для настройки и испытаний систем обработки эхо-сигналов. Цель изобретения - повышение точности задержки. Устройство задержки высокочастотного сигнала содержит усилитель-формирователь, переключатель, фильтр, формирователь, выходной ключ, генератор импульсов, счетчик, триггер, линию задержки с отводами, синхронизатор, мультиплексор, реверсивный счетчик, импульсный фазовый детектор, в качестве фильтра использован фильтр низкой частоты. 1 ил.

УСТРОЙСТВО ЗАДЕРЖКИ ВЫСОКОЧАСТОТНОГО СИГНАЛА, содержащее усилитель-формирователь, соединенный входом с выходом линии задержки, переключатель, фильтр, отличающееся тем, что, с целью повышения точности, в него введены формирователь, выходной ключ, генератор импульсов, счетчик, триггер, линия задержки с отводами, синхронизатор, мультиплексор, реверсивный счетчик и импульсный фазовый детектор, а в качестве фильтра использован фильтр низкой частоты, при этом формирователь соединен входом с ВЧ-входом устройства, выходом с первым входом переключателя, первым входом синхронизатора и первым входом импульсного фазового детектора, второй вход переключателя соединен с выходом мультиплексора, вторым входом импульсного фазового детектора и вторым входом синхронизатора, управляющий вход переключателя соединен с выходом триггера, разрешающим входом генератора импульсов и блокирующим входом фазового детектора, а выход переключателя соединен с входом линии задержки и входом фильтра низких частот, выход которого соединен с входом выходного ключа, выход которого соединен с ВЧ-выходом устройства, управляющий вход выходного ключа соединен с выходом счетчика, счетный вход которого соединен с выходом генератора импульсов, а установочный вход счетчика соединен с управляющим входом устройства, информационный вход триггера соединен с запускающим входом устройства, синхронизирующий вход соединен с выходом синхронизатора, установочный - со сбросовым входом устройства, выход усилителя - формирователя соединен с входом линии задержки с отводами, а выходы линии задержки с отводами соединены с входами мультиплексора, управляющий вход которого соединен с выходом реверсивного счетчика, соединенного первым входом с первым выходом импульсного фазового детектора, а вторым входом - со вторым выходом импульсного фазового детектора.