ФОРМИРОВАНИЕ НЕОБРАТИМОГО СОСТОЯНИЯ В ОДНОРАЗРЯДНОЙ ЯЧЕЙКЕ, ИМЕЮЩЕЙ ПЕРВЫЙ МАГНИТНЫЙ ТУННЕЛЬНЫЙ ПЕРЕХОД И ВТОРОЙ МАГНИТНЫЙ ТУННЕЛЬНЫЙ ПЕРЕХОД Российский патент 2015 года по МПК G11C17/16 

I. ОБЛАСТЬ ТЕХНИКИ

Настоящее раскрытие в общем относится к основанной на магнитном туннельном переходе однократно программируемой одноразрядной ячейке.

II. ОПИСАНИЕ ПРЕДШЕСТВУЮЩЕГО УРОВНЯ ТЕХНИКИ

Достижения в технологии привели к меньшим и более мощным вычислительным устройствам. Такие портативные вычислительные устройства могут включать в себя архитектуры безопасности, основанные на однократно программируемых элементах, таких как запоминающие устройства с энергонезависимой памятью, имеющие однократно программируемые (ОП, OTP) ячейки памяти. ОП ячейка памяти сохраняет постоянное состояние, как только ячейка запрограммирована. Например, поликремниевые плавкие перемычки использовались в качестве ОП элементов. Ячейка памяти на основе поликремниевой плавкой перемычки может быть запрограммирована посредством применения напряжения к ячейке, так что ячейка "плавится" во время программирования. Например, однократное программирование, как правило, осуществляется плавлением кремния с помощью сильного тока (например, порядка миллиампер) в течение относительно долгого времени (например, микросекунд). Одним из недостатков поликремниевых плавких перемычек является то, что целостность плавкой перемычки трудно проверить перед тем, как расплавить плавкую перемычку. Другим недостатком поликремниевых плавких перемычек является то, что расплавленное состояние визуально обнаруживаемо, что может подвергать риску безопасность.

III. СУЩНОСТЬ ИЗОБРЕТЕНИЯ

Описан однократно программируемый элемент, основанный на технологии магнитного туннельного перехода (МТП, MTJ). Однократно программируемый элемент сконфигурирован как одноразрядная ячейка, имеющая первый резистивный элемент памяти и второй резистивный элемент памяти. Первый и второй резистивные элементы памяти каждый могут быть МТП. Исходное нерасплавленное состояние МТП имеет большее сопротивление, а расплавленное состояние МТП имеет меньшее сопротивление. Программирующий сигнал может быть применен к одному из первого МТП и второго МТП без применения программирующего сигнала к другому одному из первого МТП и второго МТП для формирования необратимого состояния в одноразрядной ячейке. Например, необратимое состояние может быть сформировано посредством разрушения туннельного оксида одного из МТП. Когда туннельный оксид разрушен, создается постоянное состояние низкого сопротивления.

В конкретном варианте осуществления способ формирования необратимого состояния в одноразрядной ячейке, имеющей первый магнитный туннельный переход (МТП) и второй МТП, включает в себя применение программирующего напряжения к первому МТП одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки.

В другом конкретном варианте осуществления запоминающее устройство включает в себя одноразрядную ячейку с магнитным туннельным переходом (МТП). Одноразрядная ячейка с МТП включает в себя первый МТП, второй МТП и программирующую схему, выполненную с возможностью формирования необратимого состояния в одноразрядной ячейке путем применения программирующего сигнала к выбранному одному из первого МТП и второго МТП одноразрядной ячейки.

Одно особое преимущество, обеспечиваемое, по меньшей мере, одним из раскрытых вариантов осуществления, заключается в том, что высокоскоростное программирование может быть достигнуто за счет того, что необратимое состояние программируется в ячейке, имеющей первый магнитный туннельный переход (МТП) и второй МТП.

Другое особое преимущество, обеспечиваемое, по меньшей мере, одним из раскрытых вариантов осуществления, заключается в том, что перед программированием работа одноразрядной ячейки может быть протестирована.

Другим особым преимуществом, обеспечиваемым, по меньшей мере, одним из раскрытых вариантов осуществления, является повышенная безопасность, заключающаяся в том, что визуальное обнаружение запрограммированного состояния одноразрядной ячейки более затруднительно, чем для поликремниевых плавких перемычек.

Другие аспекты, преимущества и признаки настоящего раскрытия станут очевидными после рассмотрения всей заявки, включающей в себя следующие разделы: Краткое Описание Чертежей, Подробное Описание и Формулу Изобретения.

IV. КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

ФИГ. 1 представляет собой структурную схему конкретного иллюстративного варианта осуществления запоминающего устройства, включающего в себя программирующую схему необратимого состояния и ячейку памяти, включающую в себя первый резистивный элемент памяти и второй резистивный элемент памяти;

ФИГ. 2 представляет собой схему конкретного иллюстративного варианта осуществления запоминающего устройства, включающего в себя программирующую схему необратимого состояния и матрицу памяти с основанными на магнитном туннельном переходе (МТП) однократно программируемыми ячейками памяти;

ФИГ. 3 представляет собой схему конкретного иллюстративного варианта осуществления системы, включающей в себя одноразрядную ячейку, имеющую первый МТП и второй МТП, и программирующую схему необратимого состояния, выполненную с возможностью обеспечения программирующего напряжения к одноразрядной ячейке;

ФИГ. 4 представляет собой схематическое представление конкретных иллюстративных вариантов осуществления форм МТП и атрибутов каждой формы МТП;

ФИГ. 5 представляет собой блок-схему конкретного иллюстративного варианта осуществления способа программирования необратимого состояния в одноразрядной ячейке, имеющей первый МТП и второй МТП;

ФИГ. 6 представляет собой структурную схему конкретного иллюстративного варианта осуществления устройства, включающего в себя программирующую схему необратимого состояния, выполненную с возможностью обеспечения программирующего напряжения к одному из первого МТП и второго МТП одноразрядной ячейки; и

ФИГ. 7 представляет собой схему конкретного иллюстративного варианта осуществления производственного процесса, который может использоваться для производства беспроводного устройства, включающего в себя программирующую схему необратимого состояния, выполненную с возможностью программирования необратимого состояния в одноразрядной ячейке, имеющей первый МТП и второй МТП.

V. ПОДРОБНОЕ ОПИСАНИЕ

На ФИГ. 1 изображен конкретный иллюстративный вариант осуществления запоминающего устройства, включающего в себя программирующую схему необратимого состояния и ячейку памяти для хранения данных как необратимых состояний в двухэлементных ячейках, и в целом обозначен 100. Запоминающее устройство 100 включает в себя характерную ячейку 102 памяти и программирующую схему 104 необратимого состояния. Ячейка 102 памяти включает в себя первый резистивный элемент 106 памяти и второй резистивный элемент 108 памяти. В конкретном варианте осуществления первый резистивный элемент 106 памяти представляет собой первый элемент магнитного туннельного перехода (МТП), а второй резистивный элемент 108 памяти представляет собой второй элемент МТП. Программирующая схема 104 необратимого состояния выполнена с возможностью применения программирующего сигнала к одному из первого резистивного элемента 106 памяти и второго резистивного элемента 108 памяти ячейки 102 памяти для программирования необратимого состояния в ячейке 102 памяти.

В конкретном варианте осуществления однократная программируемость достигается посредством необратимого программирования одного из двух резистивных элементов 106, 108 памяти в ячейке 102 памяти. Например, программирующее напряжение может быть применено к первому резистивному элементу 106 памяти ячейки 102 памяти через программирующую схему 104 необратимого состояния без применения программирующего напряжения ко второму резистивному элементу 108 памяти ячейки 102 памяти для формирования необратимого состояния в ячейке 102 памяти. В качестве альтернативы, программирующее напряжение может быть применено ко второму резистивному элементу 108 памяти ячейки 102 памяти через программирующую схему 104 необратимого состояния без применения программирующего напряжения к первому резистивному элементу 106 памяти ячейки 102 памяти для формирования необратимого состояния в ячейке 102 памяти. К примеру, когда первый резистивный элемент 106 памяти является МТП, программирующее напряжение может вызвать разрушение туннельного оксида первого резистивного элемента 106 памяти, приводя к постоянному состоянию низкого сопротивления первого резистивного элемента 106 памяти. Подобным образом, когда второй резистивный элемент 108 памяти является МТП, программирующее напряжение может вызвать разрушение туннельного оксида второго резистивного элемента 108 памяти, приводя к постоянному состоянию низкого сопротивления второго резистивного элемента 108 памяти. В конкретном варианте осуществления туннельный оксид может быть барьерным слоем оксида магния внутри МТП, и программирующее напряжение может быть больше, чем примерно 1,3 В.

Когда туннельный оксид одного из резистивных элементов памяти разрушен, создается постоянное состояние низкого сопротивления. Например, после расплавления (например, как только туннельный оксид разрушен) сопротивление расплавленного резистивного элемента памяти может быть примерно 250 Ом. Исходное нерасплавленное состояние резистивного элемента памяти может быть с более высоким сопротивлением, например, 2500 Ом. Например, как проиллюстрировано в таблице 110, если первый резистивный элемент 106 памяти расплавлен, а второй резистивный элемент 108 памяти не расплавлен, то данные, хранимые в ячейке 102 памяти, могут представлять состояние логической "1". Альтернативно, если первый резистивный элемент 106 памяти не расплавлен, а второй резистивный элемент 108 памяти расплавлен, то данные, хранимые в ячейке 102 памяти, могут представлять состояние логического "0".

В конкретном варианте осуществления перед программированием необратимого состояния в ячейке 102 памяти ячейка 102 памяти может использоваться как многократно программируемая (МП, MTP) ячейка посредством применения записывающего напряжения (в противоположность программирующему напряжению) к первому резистивному элементу 106 памяти или ко второму резистивному элементу 108 памяти для хранения обратимого значения в ячейке 102 памяти. Примеры МП ячеек описаны далее со ссылкой на ФИГ. 4. Использование ячейки 102 памяти в качестве однократно программируемой (ОП) ячейки или МП ячейки дает возможность тестирования работы ячейки 102 памяти посредством чтения соответствующего одного из первого резистивного элемента 106 памяти и второго резистивного элемента 108 памяти после применения записывающего напряжения к первому резистивному элементу 106 памяти или ко второму резистивному элементу 108 памяти.

В конкретном варианте осуществления, когда ячейка 102 памяти сконфигурирована как ОП ячейка памяти, необратимое состояние может быть определено путем сравнения значения, считанного с первого резистивного элемента 106 памяти, со значением, считанным со второго резистивного элемента 108 памяти, без необходимости в отдельной опорной ячейке. Например, чтобы определить обратимое состояние записи МТП, может быть применено опорное напряжение. Когда ячейка 102 памяти сконфигурирована как ОП ячейка памяти, определение является самоссылающимся в том, что комплементарные значения ячеек поддерживаются в первом и втором резистивных элементах 106, 108 памяти, так что необратимое состояние может быть определено путем сравнения значения, считанного с первого резистивного элемента 106 памяти, со значением, считанным со второго резистивного элемента 108 памяти.

Поскольку ячейка 102 памяти может быть сконфигурирована как ОП ячейка памяти или МП ячейка памяти, архитектуры безопасности электронных устройств, которые содержат в себе ячейку памяти, могут быть улучшены. Например, аппаратные средства мобильного электронного устройства, такие как последовательный интерфейс стандарта JTAG для тестирования цифровых устройств, могут быть отключены после заключительного теста, используя однократную программируемость. Кроме того, могут использоваться аппаратные ключи производителя оригинального оборудования с однократной программируемостью для подготовки к работе, информации пользователя, управления цифровыми правами и т.д. Кроме того, электронные устройства, которые содержат в себе ячейку 102 памяти, могут быть менее восприимчивы к попыткам взлома в результате де-обработки и менее восприимчивы к манипулированию данными, чем системы с плавкими перемычками на основе поликремния.

На ФИГ. 2 изображен конкретный иллюстративный вариант осуществления запоминающего устройства, включающего в себя программирующую схему необратимого состояния и матрицу памяти с основанными на магнитном туннельном переходе (МТП) однократно программируемыми ячейками памяти, и в целом обозначен 200. Запоминающее устройство 200 включает в себя программирующую схему 202 необратимого состояния, тестовую схему 204 и матрицу 206 памяти с однократно программируемыми (ОП) ячейками. Матрица 206 памяти может включать в себя другие ячейки памяти, такие как другие ячейки памяти с МТП, которые являются не-ОП ячейками памяти. ОП ячейки памяти и другие ячейки памяти с МТП могут быть изготовлены с использованием одних и тех же методов. Матрица 206 памяти включает в себя характерную первую однократно программируемую ячейку 208 и характерную вторую однократно программируемую ячейку 210. В конкретном варианте осуществления первая однократно программируемая ячейка 208 содержит первую одноразрядную ячейку с двойным магнитным туннельным переходом (МТП), а вторая однократно программируемая ячейка 210 содержит вторую одноразрядную ячейку с двойным МТП. Первая однократно программируемая ячейка 208 включает в себя первый резистивный элемент 212 памяти, первый входной транзистор 213, второй резистивный элемент 214 памяти и второй входной транзистор 215. Вторая однократно программируемая ячейка 210 включает в себя третий резистивный элемент 216 памяти, третий входной транзистор 217, четвертый резистивный элемент 218 памяти и четвертый входной транзистор 219. В конкретном варианте осуществления каждый из резистивных элементов 212-218 памяти содержит элемент с магнитным туннельным переходом. Числовая шина 220 соединена с первым входным транзистором 213, со вторым входным транзистором 215, с третьим входным транзистором 217 и с четвертым входным транзистором 219.

Программирующая схема 202 необратимого состояния соединена с первой однократно программируемой ячейкой 208 через разрядную шину 230 и разрядную шину 232, и со второй однократно программируемой ячейкой 210 через разрядную шину 240 и разрядную шину 242. Программирующая схема 202 необратимого состояния выполнена с возможностью применения программирующего напряжения через разрядную шину 230 к первому резистивному элементу 212 памяти первой однократно программируемой ячейки 208 без применения программирующего напряжения ко второму резистивному элементу 214 памяти первой однократно программируемой ячейки 208 для формирования первого необратимого состояния (например, логического "0") в первой однократно программируемой ячейке 208. В качестве альтернативы, программирующая схема 202 необратимого состояния может применить программирующее напряжения через разрядную шину 232 ко второму резистивному элементу 214 памяти первой однократно программируемой ячейки 208 без применения программирующего напряжения к первому резистивному элементу 212 памяти первой однократно программируемой ячейки 208 для формирования второго необратимого состояния (например, логической "1") в первой однократно программируемой ячейке 208.

Подобным образом программирующая схема 202 необратимого состояния выполнена с возможностью применения программирующего напряжения через разрядную шину 240 к третьему резистивному элементу 216 памяти второй однократно программируемой ячейки 210 без применения программирующего напряжения к четвертому резистивному элементу 218 памяти второй однократно программируемой ячейки 210 для формирования первого необратимого состояния во второй однократно программируемой ячейке 210. В качестве альтернативы, программирующая схема 202 необратимого состояния может применить программирующее напряжение через разрядную шину 242 к четвертому резистивному элементу 218 памяти второй однократно программируемой ячейки 210 без применения программирующего напряжения к третьему резистивному элементу 216 памяти второй однократно программируемой ячейки 210 для формирования второго необратимого состояния во второй однократно программируемой ячейке 210.

В конкретном варианте осуществления необратимое состояние может быть определено в первой однократно программируемой ячейке 208 путем сравнения значения, считанного с первого резистивного элемента 212 памяти, со значением, считанным со второго резистивного элемента 214 памяти. В конкретном варианте осуществления необратимое состояние первой однократно программируемой ячейки может быть определено без отдельной опорной ячейки.

Например, определение первой однократно программируемой ячейки 208 является самоссылающимся в том, что комплементарные значения ячеек поддерживаются в первом и втором резистивных элементах 212, 214 памяти (например, туннельный оксид одного из резистивных элементов 212, 214 памяти расплавлен, в то время как туннельный оксид другого из резистивных элементов 212, 214 памяти не расплавлен). Необратимое состояние может быть определено путем сравнения значения, считанного с первого резистивного элемента 212 памяти, со значением, считанным со второго резистивного элемента 214 памяти (например, путем сравнения сигнала в разрядной шине 230 с сигналом в разрядной шине 232). Нет необходимости в отдельном опорном напряжении для определения обратимых состояний резистивных элементов 212, 214 памяти.

Тестовая схема 204 может быть выполнена с возможностью тестирования одной или более ячеек матрицы 206 памяти перед программированием. Например, перед применением программирующего напряжения к первому резистивному элементу 212 памяти первой однократно программируемой ячейки 208 записывающее напряжение может быть применено к первому резистивному элементу 212 памяти, чтобы сохранить обратимое значение в первой однократно программируемой ячейке 208. После применения записывающего напряжения к первому резистивному элементу 212 памяти первый резистивный элемент 212 памяти может быть считан для тестирования работы первой однократно программируемой ячейки 208. В качестве альтернативы, перед применением программирующего напряжения ко второму резистивному элементу 214 памяти первой однократно программируемой ячейки 208 записывающее напряжение может быть применено ко второму резистивному элементу 214 памяти, чтобы сохранить обратимое значение в первой однократно программируемой ячейке 208. После применения записывающего напряжения ко второму резистивному элементу 214 памяти второй резистивный элемент 214 памяти может быть считан для тестирования работы первой однократно программируемой ячейки 208.

В конкретном варианте осуществления третий резистивный элемент 216 памяти и четвертый резистивный элемент 218 памяти могут быть, по существу, идентичными первому резистивному элементу 212 памяти и второму резистивному элементу 214 памяти. В конкретном варианте осуществления резистивные элементы 216 и 218 памяти могут использоваться как многократно программируемые элементы памяти путем обеспечения записывающего напряжения, где записывающее напряжение ниже, чем программирующее напряжение (например, имеет меньшее значение, чем программирующее напряжение), приводя к тому, что резистивные элементы 216 или 218 входят в обратимое состояние.

С использованием элементов с МТП в одноразрядных ячейках матрицы памяти для однократной программируемости может быть достигнута высокая скорость программирования благодаря меньшим токам и более коротким периодам, необходимым для программирования элементов с МТП по сравнению с более высокими токами и более длительными периодами, необходимыми для программирования элементов с поликремниевой плавкой перемычкой.

Как показано на ФИГ. 3, конкретный иллюстративный вариант осуществления системы 300 включает в себя одноразрядную ячейку 302, имеющую первый резистивный элемент 310 памяти и второй резистивный элемент 314 памяти, а также включает в себя программирующую схему 304 необратимого состояния, выполненную с возможностью обеспечения программирующего напряжения в одноразрядной ячейке 302.

Программирующая схема 304 включает в себя схему 320 выбора столбца чтения, схему 322 усилителя считывания, схему 324 формирования числовой шины, схему 326 канала данных записи, схему 328 данных записи, схему 330 выбора столбца записи и пару разрядных шин 332. Схема 320 выбора столбца чтения выполнена с возможностью приема адресных данных 340 и данных 342 чтения и обеспечения ввода данных в схему 322 усилителя считывания. Схема 322 усилителя считывания выполнена с возможностью усиления разностного сигнала на паре разрядных шин 332 и формирования сигнала (Do) вывода данных. Схема 328 данных записи выполнена с возможностью фиксирования принятого ввода 362 данных (Di) и сигнала 360 записи. Схема 330 выбора столбца записи выполнена с возможностью фиксирования принятых адресных данных 340. Схема 326 канала данных записи реагирует на схему 328 данных записи и схему 330 выбора столбца записи для применения сигналов к паре разрядных шин 332. Схема 324 формирования числовой шины выполнена с возможностью выборочного оказания влияния на числовую шину 334 в ответ на адресные данные 340, сигнал 350 чтения и сигнал 360 записи.

Одноразрядная ячейка 302 включает в себя первый резистивный элемент 310 памяти и второй резистивный элемент 314 памяти. В конкретном варианте осуществления первый резистивный элемент 310 памяти содержит первый магнитный туннельный переход (МТП), а второй резистивный элемент памяти содержит второй МТП. Одноразрядная ячейка 302 включает в себя первый входной транзистор 312, соединенный с первым МТП 310, и второй входной транзистор 316, соединенный со вторым МТП 314. В конкретном варианте осуществления первый входной транзистор 312 может иметь туннельный оксид с толщиной T1 311 оксида, а второй входной транзистор 316 может иметь туннельный оксид с толщиной T2 315 оксида. Толщина T1 311 оксида может быть практически такой же, как и толщина T2 315 оксида. Первый входной транзистор 312 и второй входной транзистор 316 реагируют на числовую шину 334.

Во время работы программирующая схема 304 необратимого состояния может применять программирующее напряжение к первому МТП 310 одноразрядной ячейки 302 без применения программирующего напряжения ко второму МТП 314 одноразрядной ячейки 302 для формирования необратимого состояния в одноразрядной ячейке 302. В качестве альтернативы, программирующая схема 304 необратимого состояния может применять программирующее напряжение ко второму МТП 314 одноразрядной ячейки 302 без применения программирующего напряжения к первому МТП 310 одноразрядной ячейки 302 для формирования необратимого состояния в одноразрядной ячейке 302.

Например, в конкретном варианте осуществления программирующее напряжение может вызвать разрушение туннельного оксида первого МТП 310, приводя к постоянному состоянию низкого сопротивления первого МТП 310. В конкретном варианте осуществления туннельный оксид может быть барьерным слоем оксида магния, и программирующее напряжение может быть больше, чем примерно 1,3 В. После того как туннельный оксид первого МТП 310 разрушен, создается постоянное состояние короткого замыкания или низкого сопротивления первого МТП 310. Например, после расплавления сопротивление расплавленного первого МТП 310 может быть примерно 250 Ом. Исходное нерасплавленное состояние второго МТП 314 может быть с более высоким сопротивлением, например, 2500 Ом. В конкретном варианте осуществления состояние первого МТП 310 (например, расправленного) может поддерживаться как комплементарное к состоянию второго МТП 314 (например, нерасплавленного). Определение одноразрядной ячейки 302 является самоссылающимся в том, что необратимое состояние может быть определено путем сравнения значения, считанного с первого МТП 310, со значением, считанным со второго МТП 314 (например, путем сравнения сигнала на паре разрядных шин 332) без отдельного опорного напряжения.

На ФИГ. 4 изображены конкретные иллюстративные варианты осуществления форм для однократно программируемой одноразрядной ячейки с магнитным туннельным переходом (МТП) и в целом обозначены 400. Первый МТП имеет, по сути, эллипсоидную форму 402, второй МТП имеет, по сути, круговую форму 404, а третий МТП имеет, по сути, круговую форму 406, меньшую, чем второй МТП. Стрелки показывают примеры магнитных моментов свободного слоя каждого из МТП 402-406 в качестве иллюстративных, неограничивающих примеров.

МТП с эллипсоидной формой 402 имеет бистабильное состояние, когда МТП 402 не расплавлен. В бистабильном состоянии МТП 402 может иметь либо низкое сопротивление R Low (например, примерно 2500 Ом), либо высокое сопротивление R High (например, большее, чем 3000 Ом). В расплавленном состоянии МТП 402 может иметь сопротивление R Blown расплавленного состояния (например, примерно 250 Ом). В конкретном варианте осуществления эллипсоидный МТП 402 имеет длину 403 первой оси, большую, чем длина 405 второй оси, чтобы дать возможность расположения магнитных моментов в МТП 402 в параллельных и антипараллельных состояниях, соответствующих первому обратимому многократно программируемому (МП) состоянию и второму обратимому МП состоянию.

В конкретном варианте осуществления второй МТП с круговой формой 404 находится в моностабильном состоянии, когда второй МТП 404 не расправлен. Например, в нерасплавленном состоянии второй МТП 404 может иметь сопротивление посередине между высоким сопротивлением R High (например, большим, чем 3000 Ом) второго МТП 404 и низким сопротивлением R Low (например, 2500 Ом) второго МТП 404. В расплавленном состоянии второй МТП 404 может иметь сопротивление R Blown расплавленного состояния (например, примерно 250 Ом).

В конкретном варианте осуществления третий МТП с круговой формой 406 имеет меньший диаметр, чем диаметр кругового МТП 404, так что третий МТП 406 находится в метастабильном состоянии, когда третий МТП 406 не расправлен. Например, в нерасплавленном состоянии третий МТП 406 может иметь сопротивление в точке между высоким сопротивлением R High (например, большим, чем 3000 Ом) третьего МТП 406 и низким сопротивлением R Low (например, 2500 Ом) третьего МТП 406. В расплавленном состоянии третий МТП 406 может иметь сопротивление R Blown расплавленного состояния (например, примерно 250 Ом).

На ФИГ. 5 показана блок-схема иллюстративного варианта осуществления способа программирования необратимого состояния в одноразрядной ячейке, имеющей первый магнитный туннельный переход (МТП) и второй МТП, и в целом обозначена 500. В качестве иллюстративного примера способ 500 может быть осуществлен запоминающим устройством на ФИГ. 1, запоминающим устройством на ФИГ. 2, системой на ФИГ. 3 или любой их комбинацией.

Перед применением программирующего напряжения к одноразрядной ячейке записывающее напряжение может быть применено к первому МТП, чтобы сохранить обратимое значение в одноразрядной ячейке, на этапе 502, и первый МТП может быть считан на этапе 504 для тестирования работы одноразрядной ячейки после применения записывающего напряжения к первому МТП. В конкретном варианте осуществления одноразрядная ячейка может быть ячейкой 102 памяти на ФИГ. 1, первой однократно программируемой ячейкой 208 на ФИГ. 2 или одноразрядной ячейкой 302 на ФИГ. 3. В конкретном варианте осуществления первый МТП может быть первым резистивным элементом 106 памяти на ФИГ. 1, первым резистивным элементом 212 памяти на ФИГ. 2 или первым резистивным элементом 310 памяти на ФИГ. 3, а второй МТП может быть вторым резистивным элементом 108 памяти на ФИГ. 1, вторым резистивным элементом 214 памяти на ФИГ. 2 или вторым резистивным элементом 314 памяти на ФИГ. 3.

Например, тестовая схема 204 может быть выполнена с возможностью тестирования одной или более ячеек матрицы 206 памяти перед программированием любой из ячеек матрицы 206 памяти. Например, перед применением программирующего напряжения записывающее напряжение может быть применено к первому резистивному элементу 212 памяти, чтобы сохранить обратимое значение в первой однократно программируемой ячейке 208. После применения записывающего напряжения к первому резистивному элементу 212 памяти первый резистивный элемент 212 памяти может быть считан для тестирования работы первой однократно программируемой ячейки 208. В качестве альтернативы, записывающее напряжение может быть применено ко второму резистивному элементу 214 памяти, чтобы сохранить обратимое значение в первой однократно программируемой ячейке 208. После применения записывающего напряжения ко второму резистивному элементу 214 памяти второй резистивный элемент 214 памяти может быть считан для тестирования работы первой однократно программируемой ячейки 208.

Необратимое состояние может быть получено в одноразрядной ячейке путем применения программирующего напряжения к первому МТП одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки, на этапе 506. В конкретном варианте осуществления программирующее напряжение может быть сгенерировано программирующей схемой 104 необратимого состояния на ФИГ. 1, программирующей схемой 202 необратимого состояния на ФИГ. 2 или программирующей схемой 304 необратимого состояния на ФИГ. 3.

Первый МТП и второй МТП могут поддерживаться как комплементарные значения ячеек, на этапе 508. Например, в конкретном варианте осуществления программирующее напряжение может вызвать разрушение туннельного оксида, такого как туннельный оксид, имеющий толщину T1 311 первого МТП 310, приводя к постоянному состоянию низкого сопротивления первого МТП 310. После того как туннельный оксид первого МТП 310 разрушен, создается постоянное состояние короткого замыкания или низкого сопротивления первого МТП 310. Например, после расплавления сопротивление расплавленного первого МТП 310 может быть примерно 250 Ом. Исходное нерасплавленное состояние второго МТП 314 может быть с более высоким сопротивлением, например, 2500 Ом. По существу, значение ячейки первого МТП 310 (например, расплавленного) может поддерживаться как комплементарное значению ячейки второго МТП 314 (например, нерасплавленного).

Необратимое состояние может быть определено путем сравнения значения, считанного с первого МТП, со значением, считанным со второго МТП одноразрядной ячейки, на этапе 510. Например, схема 322 усилителя считывания может быть выполнена с возможностью формирования выходных данных Do в ответ на сравнение сигнала (например, тока или напряжения), считанного с первого МТП 310, и сигнала, считанного со второго МТП 314.

ФИГ. 6 представляет собой структурную схему варианта осуществления беспроводного устройства 600 связи, имеющего программирующую схему необратимого состояния и одноразрядную ячейку, включающую в себя первый магнитный туннельный переход (МТП) и второй МТП 664. Беспроводное устройство 600 связи может быть выполнено как портативное беспроводное электронное устройство, которое включает в себя процессор 610, такой как цифровой сигнальный процессор (ЦСП, DSP), соединенный с памятью 632.

Программирующая схема необратимого состояния и одноразрядная ячейка, включающая в себя первый и второй МТП 664, может включать в себя один или более из компонентов, памяти или схем на ФИГ. 1-4, работает в соответствии с ФИГ. 5 или любой их комбинацией. Программирующая схема необратимого состояния и одноразрядная ячейка, включающая в себя первый и второй МТП 664, могут быть в памяти 632 или могут быть отдельным устройством. Хотя программирующая схема необратимого состояния и одноразрядная ячейка, включающая в себя первый и второй МТП 664, проиллюстрирована интегрированной с памятью 632, в других вариантах осуществления программирующая схема необратимого состояния и одноразрядная ячейка, включающая в себя первый и второй МТП 664, могут быть внешними по отношению к памяти 632, например, встроенными в процессор 610.

В конкретном варианте осуществления контроллер 626 дисплея соединен с процессором 610 и с устройством 628 отображения. Кодер/декодер (КОДЕК, CODEC) 634 может также быть соединен с процессором 610. Громкоговоритель 636 и микрофон 638 могут быть соединены с КОДЕКом 634. Контроллер 640 беспроводной связи может быть соединен с процессором 610 и с беспроводной антенной 642.

Память 632 может включать в себя машиночитаемый носитель, который хранит инструкции (например, программное обеспечение 635), выполняемые процессором, например, процессором 610. Например, программное обеспечение 635 может включать в себя инструкции, которые выполняются компьютером для применения программирующего напряжения к первому МТП (например, первому резистивному элементу 106 памяти на ФИГ. 1) одноразрядной ячейки (например, ячейки 102 памяти на ФИГ. 1) без применения программирующего напряжения ко второму МТП (например, второму резистивному элементу 108 памяти на ФИГ. 1) одноразрядной ячейки для формирования необратимого состояния в одноразрядной ячейке.

В конкретном варианте осуществления сигнальный процессор 610, контроллер 626 дисплея, память 632, КОДЕК 634 и контроллер 640 беспроводной связи включены в состав устройства 622 системы-в-корпусе или системы-на-кристалле. В конкретном варианте осуществления устройство 630 ввода и источник 644 питания соединены с устройством 622 системы-на-кристалле. Кроме того, в конкретном варианте осуществления, как проиллюстрировано на ФИГ. 6, устройство 628 отображения, устройство 630 ввода, громкоговоритель 636, микрофон 638, беспроводная антенна 642 и источник 644 питания являются внешними по отношению к устройству 622 системы-на-кристалле. Однако, каждое из устройства 628 отображения, устройства 630 ввода, громкоговорителя 636, микрофона 638, беспроводной антенны 642 и источника 644 питания может быть соединено с компонентом устройства 622 системы-на-кристалле, например, интерфейсом или контроллером.

Вышеупомянутые раскрытые устройства и функциональные возможности могут быть спроектированы и сконфигурированы в компьютерные файлы (например, RTL, GDSII, GERBER, и т.д.), хранимые на машиночитаемом носителе. Некоторые или все из таких файлов могут быть предоставлены работникам производства, кто производит устройства на основе таких файлов. Результирующие продукты включают в себя полупроводниковые пластины, которые затем разрезаются на полупроводниковые кристаллы и упаковываются в полупроводниковый кристалл. Кристаллы затем используются в устройствах, описанных выше.

ФИГ. 7 изображает конкретный иллюстративный вариант осуществления производственного процесса 700 электронного устройства. Информация 702 о физическом устройстве принимается в производственном процессе 700, например, через исследовательский компьютер 706. Информация 702 о физическом устройстве может включать в себя проектно-конструкторскую информацию, представляющую, по меньшей мере, одно физическое свойство полупроводникового устройства, например, запоминающего устройства 100 на ФИГ. 1, запоминающего устройства 200 на ФИГ. 2, системы 300 на ФИГ. 3 или любой их комбинации. Например, информация 702 о физическом устройстве может включать в себя физические параметры, вещественные характеристики и информацию о структуре, которая вводится через пользовательский интерфейс 704, соединенный с исследовательским компьютером 706. Исследовательский компьютер 706 включает в себя процессор 708, например, с одним или более вычислительными ядрами, соединенный с машиночитаемым носителем, например, памятью 710. Память 710 может хранить машиночитаемые инструкции, которые выполняются, чтобы заставить процессор 708 преобразовать информацию 702 о физическом устройстве таким образом, чтобы она соответствовала формату файла, и сгенерировать библиотечный файл 712.

В конкретном варианте осуществления библиотечный файл 712 включает в себя, по меньшей мере, один файл данных, включающий в себя преобразованную проектно-конструкторскую информацию. Например, библиотечный файл 712 может включать в себя библиотеку полупроводниковых устройств, включающую в себя устройство, которое включает в себя запоминающее устройство 100 на ФИГ. 1, устройство, которое включает в себя запоминающее устройство 200 на ФИГ. 2, устройство, которое включает в себя систему 300 на ФИГ. 3, или любую их комбинацию, которая предоставляется для использования с инструментальной программой 720 автоматизации проектирования электронных изделий (EDA).

Библиотечный файл 712 может использоваться в сочетании с инструментальной программой 720 EDA на компьютере 714 проектирования, включающем в себя процессор 716, например, с одним или более вычислительными ядрами, соединенный с памятью 718. Инструментальная программа 720 EDA может храниться как исполняемые процессором инструкции в памяти 718, чтобы дать возможность пользователю компьютера 714 проектирования проектировать схему, включающую в себя устройство, которое включает в себя запоминающее устройство 100 на ФИГ. 1, устройство, которое включает в себя запоминающее устройство 200 на ФИГ. 2, устройство, которое включает в себя систему 300 на ФИГ. 3, или любую их комбинацию, библиотечного файла 712. Например, пользователь компьютера 714 проектирования может вводить проектно-конструкторскую информацию 722 схемы через пользовательский интерфейс 724, соединенный с компьютером 714 проектирования. Проектно-конструкторская информация 722 схемы может включать в себя проектно-конструкторскую информацию, представляющую, по меньшей мере, одно физическое свойство полупроводникового устройства, например, устройства, которое включает в себя запоминающее устройство 100 на ФИГ. 1, устройства, которое включает в себя запоминающее устройство 200 на ФИГ. 2, устройства, которое включает в себя систему 300 на ФИГ. 3, или любую их комбинацию. К примеру, свойство конструкции схемы может включать в себя идентификацию конкретных схем и связей с другими элементами в конструкции схемы, информацию о расположении, информацию о топологическом размере, информацию о взаимных связях или другую информацию, представляющую физическое свойство полупроводникового устройства.

Компьютер 714 проектирования может быть выполнен с возможностью преобразования проектно-конструкторской информации, включающей в себя проектно-конструкторскую информацию 722 схемы, таким образом, чтобы она соответствовала формату файла. К примеру, структура файла может включать в себя формат двоичного файла базы данных, представляющий плоские геометрические формы, текстовые метки и другую информацию о рисунке схемы в иерархическом формате, например, в формате файла Графической Системы Данных (GDSII). Компьютер 714 проектирования может быть выполнен с возможностью генерирования файла данных, включающего в себя преобразованную проектно-конструкторскую информацию, например, файл 726 GDSII, который включает в себя информацию, описывающую запоминающее устройство 100 на ФИГ. 1, запоминающее устройство 200 на ФИГ. 2, систему 300 на ФИГ. 3 или любую их комбинацию, вдобавок к другим схемам или информации. К примеру, файл данных может включать в себя информацию, соответствующую системе-на-кристалле (СНК, SOC), которая включает в себя запоминающее устройство 100 на ФИГ. 1 и также включает в себя дополнительные электронные схемы и компоненты в составе СНК.

Файл 726 GDSII может быть принят в процессе 728 производства для изготовления запоминающего устройства 100 на ФИГ. 1, запоминающего устройства 200 на ФИГ. 2, системы 300 на ФИГ. 3 или любой их комбинации, согласно преобразованной информации в файле 726 GDSII. Например, производственный процесс устройства может включать в себя предоставление файла 726 GDSII производителю 730 маски для создания одной или более масок, например, масок, которые могут использоваться в фотолитографической обработке, проиллюстрированной как характерная маска 732. Маска 732 может использоваться в ходе производственного процесса для создания одной или более пластин 734, которые могут быть протестированы и разделены на кристаллы, такие как характерный кристалл 736. Кристалл 736 включает в себя схему, включающую в себя устройство, которое включает в себя запоминающее устройство 100 на ФИГ. 1, устройство, которое включает в себя запоминающее устройство 200 на ФИГ. 2, устройство, которое включает в себя систему 300 на ФИГ. 3, или любую их комбинацию.

Кристалл 736 может быть предоставлен в процесс 738 заключения в корпус, где кристалл 736 включается в состав характерного корпуса 740. Например, корпус 740 может включать в себя единственный кристалл 736 или множество кристаллов, как например, компоновка системы-в-корпусе (СвК, SiP). Корпус 740 может быть выполнен с возможностью соответствия одному или более стандартам или спецификациям, как например, стандартам Объединенного Инженерного Совета по Электронным Устройствам (JEDEC).

Информация, касающаяся корпуса 740, может быть распространена среди различных проектировщиков изделия, например, через библиотеку компонентов, хранимую на компьютере 746. Компьютер 746 может включать в себя процессор 748, например, с одним или более вычислительными ядрами, соединенный с памятью 750. Инструментальная программа печатной платы (ПП, PCB) может храниться как выполняемые процессором инструкции в памяти 750, чтобы обрабатывать проектно-конструкторскую информацию 742 ПП, принятую от пользователя компьютера 746 через пользовательский интерфейс 744. Проектно-конструкторская информация 742 ПП может включать в себя информацию о физическом расположении заключенного в корпус полупроводникового устройства на печатной плате, при этом заключенное в корпус полупроводниковое устройство соответствует корпусу 740, включающему в себя запоминающее устройство 100 на ФИГ. 1, запоминающее устройство 200 на ФИГ. 2, систему 300 на ФИГ. 3 или любую их комбинацию.

Компьютер 746 может быть выполнен с возможностью преобразования проектно-конструкторской информации 742 ПП для генерирования файла данных, как например, файла 752 GERBER с данными, которые включают в себя информацию о физическом расположении заключенного в корпус полупроводникового устройства на печатной плате, а также схему электрических соединений, как например, проводников и переходных отверстий, где заключенное в корпус полупроводниковое устройство соответствует корпусу 740, включающему в себя запоминающее устройство 100 на ФИГ. 1, запоминающее устройство 200 на ФИГ. 2, систему 300 на ФИГ. 3 или любую их комбинацию. В других вариантах осуществления файл данных, сгенерированный преобразованной проектно-конструкторской информацией ПП, может иметь формат, отличный от формата GERBER.

Файл 752 GERBER может быть принят в процессе 754 сборки платы и использован для создания ПП, как например, характерной ПП 756, произведенной в соответствии с проектно-конструкторской информацией, хранимой в составе файла 752 GERBER. Например, файл 752 GERBER может быть загружен на одну или более машин для выполнения различных этапов процесса производства ПП. ПП 756 может быть заполнена электронными компонентами, включая корпус 740, для формирования характерной сборки 758 печатной схемы (СПС, PCA).

СПС 758 может быть получена в процессе 760 производства продукта и включена в состав одного или более электронных устройств, как например первого характерного электронного устройства 762 и второго характерного электронного устройства 764. В качестве иллюстративного неограничивающего примера первое характерное электронное устройство 762, второе характерное электронное устройство 764 или оба могут быть выбраны из группы телевизионной приставки, музыкального плеера, видеоплеера, блока развлечений, устройства навигации, устройства связи, карманного персонального компьютера (КПК, PDA), блока обработки данных с фиксированным положением и компьютера, в состав которых включена программирующая схема необратимого состояния и одноразрядная ячейка, включающая в себя первый и второй МТП 664 на ФИГ. 6. В качестве другого иллюстративного неограничивающего примера одно или более из электронных устройств 762 и 764 может быть дистанционными блоками, такими как мобильные телефоны, портативные блоки систем персональной связи (СПС, PCS), портативные блоки обработки данных, как например, карманные компьютеры, устройства со встроенной системой глобального позиционирования (GPS), устройства навигации, блоки обработки данных с фиксированным положением, как например, оборудование показаний прибора или любым другим устройством, которое хранит или извлекает данные или компьютерные инструкции или любую их комбинацию. Хотя ФИГ. 7 иллюстрирует удаленные блоки согласно идеям раскрытия, раскрытие не ограничено этими примерными проиллюстрированными блоками. Варианты осуществления раскрытия могут быть подходящим образом использованы в любом устройстве, которое включает в себя активную интегральную схему, включающую в себя память и встроенную в чип схему.

Устройство, которое включает в себя запоминающее устройство 100 на ФИГ. 1, устройство, которое включает в себя запоминающее устройство 200 на ФИГ. 2, устройство, которое включает в себя систему 300 на ФИГ. 3, или любая их комбинация могут быть изготовлены, обработаны и включены в состав электронного устройства, как описано в иллюстративном процессе 700. Один или более аспектов вариантов осуществления, раскрытых со ссылкой на ФИГ. 1-4, могут быть включены на различных стадиях обработки, как например, в составе библиотечного файла 712, файла 726 GDSII, файла 752 GERBER, также как и храниться в памяти 710 исследовательского компьютера 706, памяти 718 компьютера 714 проектирования, памяти 750 компьютера 746, памяти одного или более других компьютеров или процессоров (не показаны), используемых на различных стадиях, как например, в процессе 754 сборки платы, а также включены в состав одного или более других физических вариантов осуществления, как например, маски 732, кристалла 736, корпуса 740, СПС 758, других продуктов, как например, прототипов схем или устройств (не показаны) или любых их комбинаций. Хотя изображены различные характерные стадии производства от проектирования физического устройства до конечного продукта, в других вариантах осуществления может использоваться меньше стадий или могут быть включены дополнительные стадии. Подобным образом процесс 700 может выполняться единственным объектом или одним или более объектами, выполняющими различные стадии процесса 700.

Специалистам в данной области техники должно быть понятно, что различные иллюстративные логические блоки, конфигурации, модули, схемы и этапы алгоритмов, описанные в связи с вариантами осуществления, раскрытыми в материалах настоящей заявки, могут быть реализованы в виде электронных аппаратных средств, компьютерного программного обеспечения, выполняемого процессором, или комбинацией обоих. Различные иллюстративные компоненты, блоки, конфигурации, модули, схемы и этапы были описаны выше исходя из их функциональных возможностей. Реализованы ли такие функциональные возможности в виде аппаратных средств или исполняемых процессором инструкций зависит от конкретного применения и проектных ограничений, накладываемых на всю систему. Квалифицированные специалисты могут реализовать описанные функциональные возможности различными способами для каждого конкретного применения, но такие решения реализации не должны интерпретироваться как служащие причиной выхода из объема настоящего раскрытия.

Этапы способа или алгоритма, описанные в связи с вариантами осуществления, раскрытыми в материалах настоящей заявки, могут быть воплощены непосредственно в аппаратных средствах, в программном модуле, выполняемом процессором, или в сочетании этих двух. Программный модуль может находиться в оперативном запоминающем устройстве (ОЗУ, RAM), флеш-памяти, постоянном запоминающем устройстве (ПЗУ, ROM), стираемом программируемом постоянном запоминающем устройстве (СППЗУ, EPROM), электрически стираемом программируемом постоянном запоминающем устройстве (ЭСППЗУ, EEPROM), регистрах, жестком диске, съемном диске, постоянном запоминающем устройстве компакт-диска (ПЗУКД, CD-ROM) или любом другом виде непереходного носителя данных, известного в данной области техники. Примерный носитель данных соединен с процессором, так что процессор может считывать информацию с и записывать информацию на носитель данных. В альтернативном варианте носитель данных может быть составляющим одно целое с процессором. Процессор и носитель данных могут находиться в специализированной интегральной схеме (СИС, ASIC). СИС может находиться в вычислительном устройстве или пользовательском терминале. В альтернативном варианте процессор и носитель данных могут находиться в качестве дискретных компонентов в вычислительном устройстве или пользовательском терминале.

Предшествующее описание раскрытых вариантов осуществления приведено, чтобы дать любому специалисту в данной области техники возможность изготовить или использовать раскрытые варианты осуществления. Различные модификации в отношении этих вариантов осуществления быстро станут очевидны специалистам в данной области техники, а принципы, определенные в материалах настоящей заявки, могут применяться к другим вариантам осуществления, не выходя из объема раскрытия. Таким образом, не подразумевается, что настоящее раскрытие ограничено вариантами осуществления, показанными в материалах настоящей заявки, но оно должно быть согласовано в самом широком объеме в соответствии с принципами и новыми признаками, как определено в следующей формуле изобретения.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении высокоскоростного программирования одноразрядной ячейки. Способ формирования необратимого состояния в одноразрядной ячейке, в котором применяют программирующее напряжение к первому магнитному туннельному переходу (МТП, MTJ) одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки для формирования необратимого состояния в одноразрядной ячейке; и определяют необратимое состояние путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП. 7 н. и 27 з.п. ф-лы, 7 ил.

1. Способ формирования необратимого состояния в одноразрядной ячейке, содержащий этапы, на которых:
применяют программирующее напряжение к первому магнитному туннельному переходу (МТП, MTJ) одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки для формирования необратимого состояния в одноразрядной ячейке; и
определяют необратимое состояние путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП.

2. Способ по п. 1, в котором программирующее напряжение вызывает разрушение туннельного оксида первого МТП, приводя к постоянному состоянию низкого сопротивления первого МТП.

3. Способ по п. 1, дополнительно содержащий этап, на котором поддерживают первый МТП и второй МТП как комплементарные значения ячеек.

4. Способ по п. 1, в котором необратимое состояние соответствует расплавленному состоянию первого МТП.

5. Способ по п. 1, в котором определение необратимого состояния одноразрядной ячейки выполняется без отдельной опорной ячейки.

6. Способ по п. 1, дополнительно содержащий этап, на котором перед применением программирующего напряжения применяют записывающее напряжение к первому МТП, чтобы сохранить значение в одноразрядной ячейке.

7. Способ по п. 6, дополнительно содержащий этап, на котором после применения записывающего напряжения к первому МТП считывают первый МТП для тестирования работы одноразрядной ячейки.

8. Способ по п. 1, в котором одноразрядная ячейка находится в памяти со способностью однократного программирования, и дополнительно содержащий этап, на котором тестируют одну или более ячеек памяти перед программированием одноразрядной ячейки.

9. Способ по п. 1, в котором одноразрядная ячейка содержит первый входной транзистор, соединенный с первым МТП, и второй входной транзистор, соединенный со вторым МТП.

10. Способ по п. 9, в котором первый входной транзистор имеет толщину оксида, которая, по существу, идентична толщине оксида второго входного транзистора.

11. Способ по п. 1, в котором первый МТП имеет длину первой оси большую, чем длина второй оси, чтобы предоставить возможность переключения первого МТП из первого незапрограммированного состояния во второе незапрограммированное состояние.

12. Способ по п. 11, в котором первый МТП является эллипсоидным.

13. Способ по п. 1, в котором первый МТП, по существу, является круговым, и дополнительно содержащий этап, на котором тестируют одноразрядную ячейку путем сравнения одноразрядной ячейки с внешней ссылкой.

14. Способ по п. 1, в котором первый МТП и второй МТП находятся в матрице МТП, при этом матрица МТП дополнительно содержит третий МТП, который, по существу, идентичен первому МТП и второму МТП, и дополнительно содержащий этап, на котором используют третий МТП в качестве многократно программируемого элемента памяти путем предоставления записывающего напряжения третьему МТП, причем записывающее напряжение ниже, чем программирующее напряжение, и приводит к тому, что третий МТП входит в обратимое состояние.

15. Способ по п. 1, в котором применение программирующего напряжения управляется процессором, интегрированным в электронное устройство.

16. Запоминающее устройство, содержащее:
одноразрядную ячейку с магнитным туннельным переходом (МТП, MTJ), содержащую:
первый МТП; и
второй МТП;
программирующую схему, выполненную с возможностью применения программирующего сигнала к выбранному одному из первого МТП и второго МТП для формирования необратимого состояния в одноразрядной ячейке с МТП; и
схему определения, выполненную с возможностью определения необратимого состояния путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП.

17. Запоминающее устройство по п. 16, дополнительно содержащее первый входной транзистор, соединенный с первым МТП, и второй входной транзистор, соединенный со вторым МТП.

18. Запоминающее устройство по п. 17, в котором первый входной транзистор имеет толщину оксида, которая, по существу, идентична толщине оксида второго входного транзистора.

19. Запоминающее устройство по п. 16, в котором значение ячейки первого МТП комплементарно значению ячейки второго МТП.

20. Запоминающее устройство по п. 16, интегрированное, по меньшей мере, в один полупроводниковый кристалл.

21. Запоминающее устройство по п. 16, дополнительно содержащее устройство, выбранное из группы, состоящей из телевизионной приставки, музыкального плеера, видеоплеера, блока развлечений, устройства навигации, устройства связи, карманного персонального компьютера (КПК, PDA), блока обработки данных с фиксированным положением и компьютера, в которые интегрировано запоминающее устройство.

22. Запоминающее устройство, содержащее:
средство для хранения значения данных, при этом средство для хранения содержит первый магнитный туннельный переход (МТП, MTJ) и второй МТП;
средство для формирования необратимого состояния в средстве для хранения путем применения программирующего напряжения к первому МТП без применения программирующего напряжения ко второму МТП; и
средство для определения необратимого состояния путем сравнения первого значения, считанного с первого МТП, со вторым значением, считанным со второго МТП, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП.

23. Устройство по п. 22, интегрированное, по меньшей мере, в один полупроводниковый кристалл.

24. Устройство по п. 22, дополнительно содержащее устройство, выбранное из группы, состоящей из телевизионной приставки, музыкального плеера, видеоплеера, блока развлечений, устройства навигации, устройства связи, карманного персонального компьютера (КПК, PDA), блока обработки данных с фиксированным положением и компьютера, в которые интегрировано средство для хранения.

25. Способ программирования необратимого состояния в одноразрядной ячейке, содержащий:
первый этап, на котором формируют необратимое состояние в одноразрядной ячейке путем применения программирующего напряжения к первому магнитному туннельному переходу (МТП, MTJ) одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки;
второй этап, на котором определяют необратимое состояние путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным на втором МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП; и
третий этап, на котором поддерживают первый МТП и второй МТП как комплементарные значения ячеек.

26. Способ по п. 25, в котором первый этап, второй этап и третий этап выполняются процессором, интегрированным в электронное устройство.

27. Машиночитаемый вещественный носитель данных, хранящий инструкции, выполняемые процессором, при этом инструкции содержат инструкции, выполняемые процессором для:
формирования необратимого состояния в одноразрядной ячейке путем применения программирующего напряжения к первому магнитному туннельному переходу (МТП, MTJ) одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки; и
определяют необратимое состояние путем сравнения первого значения, считанного с первого МТП, со вторым значением, считанным со второго МТП, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП.

28. Машиночитаемый вещественный носитель данных по п. 27, причем процессор интегрирован в устройство, выбранное из группы, состоящей из телевизионной приставки, музыкального плеера, видеоплеера, блока развлечений, устройства навигации, устройства связи, карманного персонального компьютера (КПК, PDA), блока обработки данных с фиксированным положением и компьютера.

29. Способ преобразования проектно-конструкторской информации, содержащий этапы, на которых:
получают проектно-конструкторскую информацию, представляющую, по меньшей мере, одно физическое свойство полупроводникового устройства, при этом полупроводниковое устройство содержит:
одноразрядную ячейку с магнитным туннельным переходом (МТП, MTJ), содержащую:
первый МТП; и
второй МТП;
программирующую схему, выполненную с возможностью формирования необратимого состояния в одноразрядной ячейке путем применения программирующего сигнала к выбранному одному из первого МТП и второго МТП одноразрядной ячейки; и
схему определения, выполненную с возможностью определения необратимого состояния путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП;
преобразуют проектно-конструкторскую информацию, чтобы она соответствовала формату файла; и
генерируют файл данных, содержащий преобразованную проектно-конструкторскую информацию.

30. Способ по п. 29, в котором файл данных содержит формат GDSII.

31. Способ по п. 29, в котором файл данных содержит формат GERBER.

32. Способ изготовления полупроводникового устройства, содержащий этапы, на которых:
принимают файл данных, содержащий проектно-конструкторскую информацию, соответствующую полупроводниковому устройству; и
производят полупроводниковое устройство согласно проектно-конструкторской информации,
причем полупроводниковое устройство содержит:
одноразрядную ячейку с магнитным туннельным переходом (МТП, MTJ), включающую в себя:
первый МТП; и
второй МТП;
программирующую схему, выполненную с возможностью формирования необратимого состояния в одноразрядной ячейке путем применения программирующего сигнала к выбранному одному из первого МТП и второго МТП одноразрядной ячейки; и
схему определения, выполненную с возможностью определения необратимого состояния путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП.

33. Способ по п. 32, в котором файл данных имеет формат GDSII.

34. Способ по п. 32, в котором файл данных имеет формат GERBER.