Устройство для формирования потенциала инновационного проекта Российский патент 2018 года по МПК G06F17/00 

Изобретение относится к области вычислительной техники, а именно к устройствам управления и распределения человеческих ресурсов в проектах и предназначено для формирования вариантов построения команды проекта, для заданного описания функциональных возможностей претендентов и распределения функций (работ) между членами команды проекта.

Известно для формирования потенциала инновационного проекта [1], которое позволяет формировать варианты построения команды проекта для заданного описания функциональных возможностей претендентов и распределения функций (работ) между членами команды проекта.

Недостатком данного устройства является невозможность ранжировать претендентов команды проекта.

Задача изобретения - создать устройство с возможностью ранжирования претендентов команды проекта.

Это решение достигается тем, что в устройство для формирования потенциала инновационного проекта, содержащее генератор тактовых импульсов (ГТИ) 1, первый элемент И 2, первый счетчик 3, дешифратор 4, группу из m первых регистров 8₁…8_m, группу из m вторых счетчиков 13₁…13_m, первую схему сравнения 14, первый элемент задержки 20, второй элемент задержки 21, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки 20, включены матрица m*n первых триггеров 5₁₁…5_mn, матрицу m*n вторых элементов И 6₁₁…6_mn, m сумматоров 7₁…7_m, m первых регистров 8₁…8_m, блок выбора максимального кода 9, m третьих элементов И 10₁…10_m, m вторых триггеров 11₁…11_m, m четвертых элементов И 12₁…12_m, третий триггер 15, второй регистр 16, вторую схему сравнения 17, третий счетчик 18, пятый элемент И 19, третий элемент задержки 22, выход первого элемента И 2 подсоединен к входу первого счетчика 3, выход которого подсоединен к первому входу первой схемы сравнения 14 и к входу дешифратора 4, j-ый выход которого подсоединен к первым входам вторых элементов И 6_ij (i=1…m, j=1…n), второй вход которого подсоединен к выходу одноименного первого триггера 5_ij (i=1…m, j=1…n), а выход подсоединен к одноименному входу сумматора 7_i (i=1…m), выход которого подсоединен к первым входам первых регистров 8_i (i=1…m), второй вход которого подсоединен к выходу элемента задержки 20, а выход подсоединен к одноименному входу блока выбора максимального кода 9, i-ый выход которого подсоединен к первому входу третьего элемента И 10_i (i=1…m), выход которого подсоединен к первому входу второго триггера 11_i (i=1…m), прямой выход которого подсоединен к третьему входу первого регистра 8_i (i=1…m), инверсный выход подсоединен к первому входу четвертого элемента И 12_i (i=1…m), выход которого подсоединен к входу второго счетчика 13_i (i=1…m), выход которого является выходом 23_i (i=1…m) устройства, выход первого счетчика 3 подсоединен к первому входу первой схемы сравнения 14, второй вход которой подсоединен к выходу второго регистра 16, а выход - к входу третьего триггера 15, прямой выход которого подсоединен к второму входу первого элемента И 2, инверсный выход подсоединен к первому входу четвертого элемента И 12_i (i=1…m), выход которого подсоединен к первому входу пятого элемента И 19, второй вход которого подсоединен к выходу генератора 1, а выход - к входу элемента задержки 21, к входу элемента задержки 22 и к входу третьего счетчика 18, выход которого подсоединен к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу второго регистра 16, а выход является выходом 24 устройства и подсоединен к третьему входу пятого элемента И 19, выход элемента задержки 21 подсоединен к вторым входам третьих элементов И 11_i (i=1…m), выход элемента задержки 22 подсоединен к вторым входам четвертых элементов И 12_i (i=1…m).

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Сущность изобретения поясняется чертежом. На чертеже (фиг. 1) представлена структурная схема предлагаемого устройства, где на фиг. 1 представлены генератор тактовых импульсов (ГТИ) 1, элемент И 2, счетчик 3, дешифратор 4, матрицу m*n триггеров 5₁₁…5_mn, где m - число возможных претендентов на замещение должности сотрудника отдела, n - число выполняемых функций сотрудниками отдела, матрицу m*n элементов И 6₁₁…6_mn, m сумматоров 7₁…7_m, m регистров 8₁…8_m, блок выбора максимального кода 9, m элементов И 10₁…10_m, m триггеров 11₁…11_m, m элементов И 12₁…12_m, m счетчиков И 13₁…13_m, схему сравнения 14, триггер 15, регистр 16, схему сравнения 17, счетчик 18, элемент задержки 20, элемент задержки 21, элемент задержки 22, вход 23, выходы 23 и 24.

В исходном состоянии на счетчиках 3, 18 и 13_i (i =1…m) хранится ноль, триггеры 15, 11_i (i=1…m) и регистры 8_i (i=1…m) также находятся в нулевом состоянии, а на триггерах 5_ij (i=1…m, j=1…n) хранятся код единицы, если i-ый сотрудник может выполнить j-ую функцию, возлагаемую на сотрудников отдела, иначе - ноль. На регистре 16 хранится код числа n - числа выполняемых функций, возлагаемых на сотрудников отдела. Нулевой сигнал с прямого выхода триггера 15 подается на инверсный вход элемента И 2. Установочные входы триггеров, счетчиков и регистров из-за громоздкости на чертеже не показаны.

Работа устройства начинается с того, что на первый вход элемента И 2 по входу 25 поступает разрешающий сигнал, после чего импульсы с выхода ГТИ 1 начнут поступать через открытый элемент И 2 на вход счетчика 3.

С выхода счетчика 3 код поступает на вход дешифратора 4, j-ый (j=1…n) выход которого подсоединен к первым (управляющим) входам элементов И 6_ij (i=1…m, j=1…n). Через открытые элементы И 6_ij коды с выходов триггеров 5_ij поступают на одноименные входы сумматоров 7_i (i=1…m), с выхода которого код поступает на одноименный регистр 8_i (i=1…m), выход которого подсоединен к одноименному входу блока выбора максимального кода 9.

Элемент задержки 20 задерживает сигнал на время надежного срабатывания счетчика 3, дешифратора 4, элементов И 6_ij и сумматора 7_i. С выхода элемента задержки 20 сигнал поступает на вход разрешения записи результата с выхода сумматора 7_i (i=1…m) на регистр 8_i (i=1…m), с выхода которого код поступает на одноименный вход блока выбора максимального кода 9. Код с выхода счетчика 3 поступает также на первый вход схемы сравнения 14, на второй вход которой поступает ко числа n с выхода регистра 16.

Процесс накопления суммы на сумматорах 7_i (i=1…m) проходит до появления на счетчике 3 значения числа n, после чего на выходе схемы сравнения 14 появляется единичный сигнал. Единичный сигнал на выходе схемы сравнения 14 устанавливает в единичное состояние триггер 15, после чего прекращается подача счетных импульсов через элемент И 2 на вход счетчика 3. Одновременно единичным сигналом с выхода триггера 15 разрешается подача импульсов с выхода генератора 1 на вход счетчика 18, элементов задержки 21 и 22, и на управляющий вход блока выбора максимального кода 9.

На выходах блока выбора максимального кода 9 единичный сигнал появляется только на тех выходах, которые соответствуют максимальным кодам, а на других выходах будут нулевые потенциалы. Единичный потенциал на i-ом выходе блока выбора максимального кода 9 устанавливает через открытый элемент И 10_i (i=1…m) в единичное состояние одноименный триггер 11_i (i=1…m), после чего прекращается подача счетных импульсов через элемент И 12_i (i=1…m) на вход счетчика 13_i (i=1…m).

Элемент задержки 21 задерживает сигнал на время надежного срабатывания блока выбора максимального кода 9. Элемент задержки 22 задерживает сигнал на время надежного срабатывания элемента И 10_i (i=1…m) и триггера 11_i (i=1…m), после чего счетный импульс через элемент И 12_i (i=1…m) поступает на вход счетчика 13_i (i=1…m).

Единичный сигнал с установленного триггера 11_i (i=1…m) сбрасывает одноименный регистр 8_i (i=1…m) в нулевое состояние, после чего процесс поиска очередного максимального кода будет продолжаться аналогично.

При достижении счетчиком 18 значения n, на выходе схемы сравнения 17, на второй вход которой поступает значение n с выхода регистра 16, появляется единичный сигнал, который поступает на инверсный вход элемента И 19, после чего прекращается прохождение импульсов с выхода ГТИ 1 через закрытый элемент И 19. Единичный сигнал на выходе схемы сравнения 17 поступает на выход 24, что означает окончание работы устройства.

Приоритеты предлагаемых сотрудников отдела фиксируются на регистрах 13_i (i=1…m) и выходах 23_i (i=1…m) устройства.

В предложенном устройстве за счет введения новых элементов и связей между ними, анализ многих вариантов по любому другому параметру возможен, только если все предыдущие значения параметров равны. Это обеспечивает однозначность и достоверность полученного решения.

Последовательность сигналов генератора 1 должна обеспечить надежное срабатывание элементов И 2, счетчика 3, дешифратора 4, элемента И 5, элемента НЕ 7, блока элементов ИЛИ 8, блока выбора максимального кода 9, шифратора 10, регистра 11, схемы сравнения 12, элемента задержки 13.

Предлагаемое устройство для выбора оптимальных решений методом главного критерия в составе элементов 1-17 (см. фиг. 1) может быть построено на известных стандартных микросхемах, выпускаемых отечественной промышленностью, при этом блок 9 выбора максимального кода может быть реализован по известной схеме "Устройство для определения экстремального кода", представленной в [2].

Результатом работы устройства является сигнал об окончании работы на выходе 16 код (номер) наилучшего варианта на выходе 17.

1. АС №2610012 кл. G06F 17/00, 2017.

2. АС №997028 кл. G06F 7/04, 1983.

Изобретение относится к области вычислительной техники. Технический результат заключается в повышении скорости обработки данных. Устройство содержит: генератор тактовых импульсов, первый элемент, первый счетчик, дешифратор, группу из m первых регистров 8₁…8_m, группу из m вторых счетчиков 13₁…13_m, первую схему сравнения, первый элемент задержки, второй элемент задержки, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки, включены матрица m*n первых триггеров 5₁₁…5_mn, матрица m*n вторых элементов И 6₁₁…6_mn, m сумматоров 7₁…7_m, m первых регистров 8₁…8_m, блок выбора максимального кода, m третьих элементов И 10₁…10_m, m вторых триггеров 11₁…11_m, m четвертых элементов И 12₁…12_m, третий триггер, второй регистр, вторая схема сравнения, третий счетчик, пятый элемент И 19, третий элемент задержки. 1 ил.

Устройство для формирования потенциала инновационного проекта, содержащее генератор тактовых импульсов (ГТИ) 1, первый элемент И 2, первый счетчик 3, дешифратор 4, группу из m первых регистров 8₁…8_m, группу из m вторых счетчиков 13₁…13_m, первую схему сравнения 14, первый элемент задержки 20, второй элемент задержки 21, выход ГТИ 1 соединен с первым входом первого элемента И 2, выход которого подсоединен к входу первого элемента задержки 20, отличающееся тем, что в него дополнительно включены матрица m*n первых триггеров 5₁₁…5_mn, матрица m*n вторых элементов И 6₁₁…6_mn, m сумматоров 7₁…7_m, m первых регистров 8₁…8_m, блок выбора максимального кода 9, m третьих элементов И 10₁…10_m, m вторых триггеров 11₁…11_m, m четвертых элементов И 12₁…12_m, третий триггер 15, второй регистр 16, вторая схема сравнения 17, третий счетчик 18, пятый элемент И 19, третий элемент задержки 22, выход первого элемента И 2 подсоединен к входу первого счетчика 3, выход которого подсоединен к первому входу первой схемы сравнения 14 и к входу дешифратора 4, j-й выход которого подсоединен к первым входам вторых элементов И 6_ij (i=1…m, j=1…n), второй вход которого подсоединен к выходу одноименного первого триггера 5_ij (i=1…m, j=1…n), а выход подсоединен к одноименному входу сумматора 7_i (i=1…m), выход которого подсоединен к первым входам первых регистров 8_i (i=1…m), второй вход которого подсоединен к выходу элемента задержки 20, а выход подсоединен к одноименному входу блока выбора максимального кода 9, i-й выход которого подсоединен к первому входу третьего элемента И 10_i (i=1…m), выход которого подсоединен к первому входу второго триггера 11_i (i=1…m), прямой выход которого подсоединен к третьему входу первого регистра 8_i (i=1…m), инверсный выход подсоединен к первому входу четвертого элемента И 12_i (i=1…m), выход которого подсоединен к входу второго счетчика 13_i (i=1…m), выход которого является выходом 23_i (i=1…m) устройства, выход первого счетчика 3 подсоединен к первому входу первой схемы сравнения 14, второй вход которой подсоединен к выходу второго регистра 16, а выход - к входу третьего триггера 15, прямой выход которого подсоединен ко второму входу первого элемента И 2, инверсный выход подсоединен к первому входу четвертого элемента И 12_i (i=1…m), выход которого подсоединен к первому входу пятого элемента И 19, второй вход которого подсоединен к выходу генератора 1, а выход - к входу элемента задержки 21, к входу элемента задержки 22 и к входу третьего счетчика 18, выход которого подсоединен к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу второго регистра 16, а выход является выходом 24 устройства и подсоединен к третьему входу пятого элемента И 19, выход элемента задержки 21 подсоединен ко вторым входам третьих элементов И 11_i (i=1…m), выход элемента задержки 22 подсоединен ко вторым входам четвертых элементов И 12_i (i=1…m).