ВЫЧИСЛИТЕЛЬ ДЛЯ РЕЖЕКЦИИ ПОМЕХ Российский патент 2023 года по МПК G06F7/38 H04B1/10 G01S7/36 

Изобретение относится к области компьютерной техники и может быть использовано в автоматизированных системах для выполнения комплексных математических операций с целью выделения сигналов на фоне пассивных помех с априорно неизвестной доплеровской фазой.

Известно радиолокационное устройство для обнаружения движущейся цели [патент Японии №63-49193, МПК G01S 13/52], содержащее последовательно включенные блоки задержки, перемножитель комплексных чисел и вычитатель. Однако это устройство обладает низкой эффективностью выделения сигнала движущейся цели.

Другим известным устройством является корреляционный автокомпенсатор [Радиоэлектронные системы: основы построения и теория. Справочник; под ред Я.Д. Ширмана. - 2-е изд., перераб. и доп. - М.: Радиотехника, 2007; с. 439, рис. 25.22], который содержит ряд блоков задержки, два перемножителя, сумматор и блок оценки параметров коррелированной помехи. Недостатком этого устройства является плохое подавление кромок протяженной помехи из-за большой постоянной времени цепи адаптивной обратной связи.

Наиболее близкий к данному изобретению вычислитель-компенсатор пассивных помех [патент RU №2760961, МПК Н04В 1/10, G01S 13/02], выбранный в качестве прототипа, содержит весовой блок, блоки задержки и комплексные сумматоры. Однако данное устройство имеет потери в эффективности режекции помехи.

Задачей, решаемой в изобретении, является повышение эффективности режекции пассивной помехи и выделения сигналов движущихся целей при обработке сигналов от цели на фоне пассивных помех с априорно неизвестной доплеровской фазой.

Для решения поставленной задачи в вычислитель для режекции помех, содержащий весовой блок, первый, второй, третий и четвертый блоки задержки, первый и второй комплексные сумматоры и синхрогенератор, введены первый и второй комплексные перемножители и измеритель доплеровской фазы, соединенные между собой определенным образом.

Сущность изобретения как технического решения характеризуется совокупностью существенных признаков, изложенных в формуле изобретения и обеспечивающих решение поставленной задачи путем оптимальной и согласованной обработки поступающих импульсов.

Технический результат изобретения состоит в повышении эффективности режекции пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей.

На фиг. 1 представлена структурная электрическая схема вычислителя для режекции помех; на фиг. 2 - весового блока; на фиг. 3 - блока задержки; на фиг. 4 - комплексного сумматора; на фиг. 5 - комплексного перемножителя; на фиг. 6 - измерителя доплеровской фазы; на фиг. 7 - блока комплексного сопряжения; на фиг. 8 - накопителя; на фиг. 9 - блока вычисления модуля.

Вычислитель для режекции помех (фиг. 1) содержит весовой блок 1, блоки 2, 4, 7, 8 задержки, комплексные сумматоры 3, 5, синхрогенератор 6, комплексные перемножители 9,10 и измеритель 11 доплеровской фазы.

Весовой блок 1 (фиг. 2) содержит блок 12 памяти и первый и второй перемножители 13; блоки 2, 4, 7, 8 задержки (фиг. 3) содержат первую и вторую линии 14 задержки; первый и второй комплексные сумматоры 3, 5 (фиг. 4) содержат первый и второй сумматоры 15; первый, второй и третий комплексные перемножители 9, 10, 20 (фиг. 5) содержат два канала (I, II), каждый из которых содержит первый и второй перемножители 16, 17 и сумматор 18; измеритель 11 доплеровской фазы (фиг. 6) содержит блок 19 комплексного сопряжения, третий комплексный перемножитель 20 (фиг. 5), первый и второй накопители 21, блок 22 вычисления модуля и первый и второй делители 23; блок 19 комплексного сопряжения (фиг. 7) содержит инвертор знака 24; первый и второй накопители 21 (фиг. 8) содержат n элементов 25 задержки на интервал t_д и n сумматоров 26, блок 22 вычисления модуля (фиг. 9) содержит первый и второй квадраторы 27, сумматор 28 и блок 29 извлечения квадратного корня.

Вычислитель для режекции помех может быть осуществлен следующим образом.

Поступающие на вход заявляемого устройства (фиг. 1) цифровые отсчеты следуют через период повторения T и в каждом элементе разрешения по дальности (кольце дальности) каждого периода повторения образуют последовательность комплексных чисел

где k - номер текущего периода, - номер текущего кольца дальности, - доплеровский сдвиг фазы за период повторения (доплеровская фаза), обычно помехи, ввиду ее значительного превышения над сигналом.

Цифровые отсчеты в заявляемом устройстве (фиг. 1) поступают на соединенные входы третьего блока 7 задержки (фиг. 3) на интервал τ и вторые входы измерителя 11 доплеровской фазы (фиг. 6). На первые входы измерителя 11 доплеровской фазы поступают отсчеты с выхода первого блока 2 задержки на интервал Т-τ. Отсчеты на первых и вторых входах измерителя 11 доплеровской фазы разделены на интервал Т.

В инверторе знака 24 (фиг. 7) блока 19 комплексного сопряжения измерителя 11 (фиг. 6) происходит инвертирование знака мнимых проекций задержанных отсчетов. В третьем комплексном перемножителе 20 осуществляется перемножение соответствующих комплексных чисел, реализуемое путем операций с проекциями этих чисел в соответствии с фиг. 5 и приводящее к образованию величин

В накопителях 21 (фиг. 6) с помощью элементов 25 задержки и сумматоров 26 (фиг. 8) осуществляется скользящее вдоль дальности в каждом периоде повторения суммирование проекций и с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 25 задержки с номером n/2 поступают только на последующий элемент 25 задержки (фиг. 8). В результате накопления образуются величины

где - оценка доплеровского сдвига фазы помехи за период повторения, усредненная по n смежным элементам разрешения по дальности.

В блоке 22 вычисления модуля (фиг. 9) определяются величины , а затем на выходах делителей 23 (фиг. 6) - величины , поступающие на вторые входы первого и второго комплексных перемножителей 9, 10. Накопление n отсчетов обеспечивает высокоточное измерение величины .

В весовом блоке 1 (фиг. 2) происходит взвешивание поступающих отсчетов весовым коэффициентом g=-2, хранящимся в блоке 12 памяти.

Четвертый блок 8 задержки на интервал τ совместно с первым блоком 2 задержки на интервал Т-τ образуют результирующую задержку на интервал Т. Во втором блоке 4 задержки осуществляется задержка на интервал T. В результате на входы комплексных сумматоров 3 и 5 отсчеты поступают синхронно. С учетом комплексного перемножения с величиной задержанных отсчетов и синфазных суммирований в комплексных сумматорах 3, 5 на выходе комплексного сумматора 5 отсчеты остатков помехи имеют вид

Двумерный поворот задержанных отсчетов в первом и втором комплексных перемножителях 9, 10 на угол обеспечивает необходимую для компенсации помехи синфазность суммируемых отсчетов. Отсчеты сигнала от движущейся цели из-за сохранения доплеровских сдвигов фазы не подавляются.

Введение третьего блока 7 задержки на интервал τ обеспечивает соответствие оценок среднему элементу обучающей выборки, исключенному в накопителях 21 (фиг. 8). Величина τ определяется выражением

τ=t_в+nt_д/2,

где t_в - время вычисления оценки , n - количество элементов обучающей выборки, t_д - интервал (период) временной дискретизации.

При этом достигается соответствие вводимой в первый и второй комплексные перемножители 9, 10 оценки среднему элементу, исключенному из обучающей выборки. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при компенсации отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки. Кроме того, уменьшаются ошибки за счет рассогласования оцениваемой и действительной величинами доплеровской фазы помехи.

Синхронизация вычислителя для режекции помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов от синхрогенератора 6 (фиг. 1).

Достигаемый технический результат состоит в повышении эффективности компенсации пассивной помехи с априорно неизвестной доплеровской фазой и выделения сигналов движущихся целей, что обеспечивается повышением точности оценивания доплеровской фазы помехи и уменьшением рассогласования между получаемыми усреднением отсчетов обучающей выборки оценками и соответствующими среднему элементу обучающей выборки.

Таким образом, вычислитель для режекции помех позволяет повысить эффективность компенсации пассивной помехи и выделения сигналов движущихся целей на фоне пассивных помех с априорно неизвестной доплеровской фазой.

Изобретение относится к вычислительным устройствам для компенсации пассивных помех. Технический результат заключается в выделении сигналов движущихся целей на фоне пассивных помех с априорно неизвестной доплеровской фазой. Технический результат достигается за счет того, что в вычислитель введены весовой блок, первый, второй, третий и четвертый блоки задержки, первый и второй комплексные сумматоры, первый и второй комплексные перемножители, измеритель доплеровской фазы и синхрогенератор, определенным образом соединенные между собой и осуществляющие адаптивную когерентную обработку исходных цифровых отсчетов. 9 ил.

Вычислитель для режекции помех, содержащий весовой блок, первый блок задержки, первый комплексный сумматор, второй блок задержки, второй комплексный сумматор, синхрогенератор, третий блок задержки и четвертый блок задержки, при этом входы первого блока задержки соединены с входами весового блока и первыми входами второго комплексного сумматора, выходы весового блока соединены с первыми входами первого комплексного сумматора, выходы которого соединены с входами второго блока задержки, выходы третьего блока задержки соединены с входами первого блока задержки, выходы которого соединены с входами четвертого блока задержки, выход синхрогенератора соединен с синхровходами весового блока, первого блока задержки, первого комплексного сумматора, второго блока задержки, второго комплексного сумматора, третьего блока задержки и четвертого блока задержки, отличающийся тем, что введены первый комплексный перемножитель, второй комплексный перемножитель и измеритель доплеровской фазы, при этом выходы четвертого блока задержки соединены с первыми входами первого комплексного перемножителя, выходы которого соединены с вторыми входами первого комплексного сумматора, выходы второго блока задержки соединены с первыми входами второго комплексного перемножителя, выходы которого соединены с вторыми входами второго комплексного сумматора, выходы первого блока задержки соединены с первыми входами измерителя доплеровской фазы, входы третьего блока задержки соединены с вторыми входами измерителя доплеровской фазы, выходы которого соединены с вторыми входами первого и второго комплексных перемножителей, выход синхрогенератора соединен с синхровходами первого комплексного перемножителя, второго комплексного перемножителя и измерителя доплеровской фазы, причем входами вычислителя для режекции помех являются входы третьего блока задержки, а выходами - выходы второго комплексного сумматора.