ЦИФРОВОЙ ДЕМОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ Российский патент 2025 года по МПК H04L27/38 H03D3/00 

Область техники, к которой относится изобретение

Изобретение относится к области радиотехники и может быть использовано в устройствах приема цифровых сигналов для цифровой демодуляции двоичных биортогональных сигналов с фазовой манипуляцией.

Уровень техники

Известно [1] устройство демодуляции сигналов многопозиционной фазовой манипуляции (см. Скляр Б. «Цифровая связь. Теоретические основы и практическое применение» Пер. с англ. - М.: Издательский дом «Вильяме», 2003, стр. 218). Устройство содержит два перемножителя, два интегратора, блок вычисления функции arctg, блок сравнения значения фазы с фазой-прототипом и устройство выбора значения фазы.

Известно [2] устройство выделения узкополосных сигналов (см. Гольденберг Л.М., Матюшкин Б.Д., Поляк М.Н. «Цифровая обработка сигналов». М.: Радио и связь, 1985, стр. 53). Устройство содержит К-1 каскадно соединенных элементов задержки на интервал квантования отсчетов входного сигнала, где К - количество отсчетов, и многовходовой сумматор отсчетов.

К недостаткам известных устройств следует отнести:

- сложность реализации высокоскоростных корреляторов и нелинейного преобразователя (с функцией arctg) как в аналоговой, так и в цифровой форме;

- низкая помехоустойчивость;

- сложной аппаратной реализации при больших количествах отсчетов и низкая скорость обработки сигнала при последовательном во времени сложении отсчетов в накапливающем сумматоре;

- необходимость выполнения большого числа арифметических операций на каждый поступивший отсчет сигнала, что требует использования высокоскоростных вычислителей.

Наиболее близким по технической сущности и достигаемому техническому результату изобретения объект - устройство является устройство [патент RU 2556429 C1, Н04В 1/10, 16.06.2015], содержащее аналого-цифровой преобразователь, регистр сдвига многоразрядных кодов на четыре отсчета, два канала квадратурной обработки сигналов, вычислительные устройства, квадратурные вычислители, устройство выбора максимума и генератор тактовых импульсов.

Его недостатком является ограниченность функциональных возможностей, связанная с тем, что в устройстве-прототипе могут демодулироваться только ортогональные сигналы.

Из [1, с. 336-337] известны ортогональные сигналы, которые составляют матрицу Адамара, где каждая строка соответствует номеру последовательности Уолша, причем матрица Адамара при m = 4 имеет вид:

Также известны биортогональные сигналы из [1, с. 338-339], которые получается из ортогонального набора, состоящего из m/2 слов, путем дополнения последнего отрицанием каждого сигнала:

Исходя из этого, набор биортогональных сигналов при m=8 имеет вид:

При сравнении (2) и (3) видно, что:

- биортогональный набор состоит из двух массивов ортогональных кодов, где каждому кодовому слову в одном наборе имеется антиподное ему слово в другом;

- первые четыре строки матрицы В₈ являются матрицей H₄.

Из этого следует, что, обрабатывая биортогональные сигналы, мы имеем возможность обрабатывать также ортогональные сигналы. Раскрытие сущности изобретения

Техническим результатом изобретения является расширение функциональных возможностей.

Технический результат достигается тем, что в прототипе «Некогерентный цифровой демодулятор «в целом» кодированных сигналов с фазовой манипуляцией», содержащем последовательно соединенные аналого-цифровой преобразователь и регистр сдвига, а также генератор тактовых импульсов, первый и второй каналы квадратурной обработки сигналов, каждый из которых содержит последовательно соединенные вычитатель и блок накопления отсчетов, при этом первый и третий выход регистра сдвига соединены с первым и вторым входами первого вычитателя соответственно, а второй и четвертый выход регистра сдвига соединены с первым и вторым входами второго вычитателя, кроме того первый выход генератора тактовых импульсов соединен со вторым входом аналого-цифрового преобразователя, а второй выход - соединен с объединенными вторыми входами регистра сдвига и блоков накопления отсчетов, согласно изобретению, дополнительно введены последовательно соединенные сумматор, компаратор и декодер, при этом выходы первого и второго блоков накопления отсчетов соединены с первым и вторым входами сумматора соответственно, кроме того третий выход генератора тактовых импульсов соединен с объединенными вторыми входами компаратора и декодера, при этом выход декодера является выходом устройства.

Сущность изобретения объект - устройство заключается в том, что за счет дополнительного введения в состав прототипа последовательно соединенных сумматора, компаратора и декодера, при этом выходы первого и второго блоков накопления отсчетов соединены с первым и вторым входами сумматора соответственно, кроме того третий выход генератора тактовых импульсов соединен с объединенными вторыми входами компаратора и декодера, при этом выход декодера является выходом устройства.

Краткое описание фигур

На фиг.1 представлена структурная схема цифрового демодулятора фазоманипулированных сигналов, где обозначено:

1 - аналого-цифровой преобразователь;

2 - регистр сдвига;

3.1 и 3.2 - первый и второй вычитатели;

4.1 и 4.2 - первый и второй блоки накопления отсчетов;

5.1 и 5.2 - первый и второй каналы квадратурной обработки;

6 - сумматор;

7 - компаратор;

8 - декодер;

9 - генератор тактовых импульсов.

Устройство работает следующим образом.

Биортогональный сигнал длиной N элементов поступает на вход аналого-цифрового преобразователя 1, который формирует по четыре отсчета значения амплитуды входного сигнала x_i1, x_i2, x_i3, x_i4 на период повторения, в соответствии с тактовыми импульсами, поступающими на управляющий вход от генератора 9 с частотой дискретизации ƒ_дискр = 4ƒ₀.

В соответствии с управляющими сигналами с генератора тактовых импульсов 9 эти значения отсчетов последовательно запоминаются в регистре сдвига 2, после чего первый и третий отсчет подается на вход первого канала квадратурной обработки 5.1, а второй и четвертый отсчет подаются на вход второго канала квадратурной обработки 5.2.

Два одинаково функционирующих канала квадратурной обработки сигнала 5.1 и 5.2 вычисляют значения разностей нечетных и четных отсчетов сигнала соответственно, при этом на выходе канала квадратурной обработки 5.1 имеем отклик нечетных отсчетов сигнала в виде:

а на выходе канала квадратурной обработки 5.2 - отклик на обработку четных отсчетов:

где N- количество обрабатываемых периодов Т сигнала на входе АЦП 1, i - номер текущего периода Т.

Отклики y_i0 и y_i1 каналов квадратурной обработки 5.1 и 5.2 поступают в сумматор 6, и на выходе получается суммарное значение амплитуды z_i:

Полученное значение z_i подается на вход компаратора 7, который потактно, в соответствии с приходом на управляющий вход тактового импульса с периодом повторения T = 1/ƒ₀ от генератора 9 сравнивает принятое значение с предыдущим и выдает на вход декодера 8 следующие значения:

Декодер 8 производит декодирование путем сравнения полученной последовательности элементов А длиной N с заранее записанной в нем матрицей биортогональных последовательностей В размерностью N × 2N путем построения повторяющейся матрицы полученной последовательности А размером N × 2N и вычитания двух матриц (записанной и полученной):

где С - разностная матрица.

Индекс строки матрицы, в которой разность этих матриц будет наименьшей и будет соответствовать номеру принятой последовательности.

где n, m - индексы столбца и строки разностной матрицы.

Если при вычитании не будет такой строки матрицы, в которой разность будет менее N/2, то декодер примет решение о том, что сигнал отсутствует.

Индекс строки записанной матрицы и является выходом декодера и демодулятора в целом.

На фиг. 2 изображен отклик демодулятора при последовательном приеме биортогональных последовательностей при m=8.

Этим достигается указанный в изобретении технический результат.

Осуществление изобретения

Предложенное устройство может быть практически реализовано с помощью выпускаемых промышленностью микрокомпьютеров, электронных компонентов, микроконтроллеров и изделий.

Сумматор 6, входящий в состав устройства, может быть выполнен на операционном усилителе по методике, изложенной в [см., например, https://remontka.com/summator/ Дата обращения: 10.06.2024 г.].

Компаратор 7 и декодер 8, входящие в состав устройства, могут быть выполнены на программируемых контроллерах, таких как микроконтроллер Atmel Atmega328 [см., например, Программирование микроконтроллеров: метод, указания / М.Н. Давыдкин. - М.: Издательский дом НИТУ «МИСиС», 2022. - 176 с.].

Программирование компаратора 7 может быть выполнено, например, по методике, изложенной в [см., например, https://chipenable.ru/index.php/programming-avr/193-uchebnyy-kurs-avr-analogovyy-komparator.html Дата обращения: 10.06.2024 г.].

Программирование декодера 8 может быть выполнено, например, по методике, изложенной в [см., например, Ю.Е. Лившиц, В.И. Лакин, Ю.И. Монич Программируемые логические контроллеры для управления технологическими процессами: учебно-методическое пособие. - Минск: БИТУ, 2017, с. 156-157].

Изобретение относится к области радиотехники и может быть использовано в устройствах приема цифровых сигналов для цифровой демодуляции двоичных биортогональных сигналов с фазовой манипуляцией. Техническим результатом изобретения является расширение функциональных возможностей. Цифровой демодулятор фазоманипулированных сигналов дополнительного содержит последовательно соединенные сумматор, компаратор и декодер. Выходы первого и второго блоков накопления отсчетов соединены с первым и вторым входами сумматора соответственно. Третий выход генератора тактовых импульсов соединен с объединенными вторыми входами компаратора и декодера. Выход декодера является выходом устройства. 2 ил.

Цифровой демодулятор фазоманипулированных сигналов, содержащий последовательно соединенные аналого-цифровой преобразователь и регистр сдвига, а также генератор тактовых импульсов, первый и второй каналы квадратурной обработки сигналов, каждый из которых содержит последовательно соединенные вычитатель и блок накопления отсчетов, при этом первый и третий выходы регистра сдвига соединены с первым и вторым входами первого вычитателя соответственно, а второй и четвертый выходы регистра сдвига соединены с первым и вторым входами второго вычитателя, кроме того, первый выход генератора тактовых импульсов соединен со вторым входом аналого-цифрового преобразователя, а второй выход соединен с объединенными вторыми входами регистра сдвига и блоков накопления отсчетов, отличающийся тем, что дополнительно введены последовательно соединенные сумматор, компаратор и декодер, при этом выходы первого и второго блоков накопления отсчетов соединены с первым и вторым входами сумматора соответственно, кроме того, третий выход генератора тактовых импульсов соединен с объединенными вторыми входами компаратора и декодера, при этом выход декодера является выходом устройства.