Вычислительное устройство Советский патент 1983 года по МПК G06G7/12 

Изобретение относится к электричеоким вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Известно вычислительное устройство, содержащее блок сравнения, генератор функционального напряжения, блок управления 13Однако устройство обладает низкой точностью раёоты.

Наиболее близ1шм к изобретению является вычи.слительное устройство, содержащее блок сравнения, триггер, накопительный конденсатор, разрядный резистор, ключ, информационный реверсивный и программный счетчики, ген&ратор опорной частоты 23.

Недостатком известного устройства является сравнительно низкая точность работы,

Цепь изобретения - повышение точности преобразования.

Поставлеш1ая цель достигается тем, что в вычислительное устройство, содержащее блок сравнения, первый вход кот9рого является первым входом устроства, первый триггер, первый вход которого соединен с выходом блока сравнения, выход триггера подключен к упраляющему входу ключа, выход которого через параллельно соединенные накопительный конденсатор и разрядный р&зистор подключен к шине нулевого по, тенциала, выход ключа соединен с вторы входом блока сравне шя, реверсивный счетчик, установочный вход которого является входом установки начального значения кода устройства, выходом которого являются выходы реверсивного счетчика, программный счетчик, счет ный вход которого соединен с выходом источника опорной частоты, выходы реверсивного счетчика и программного счетчика соединены с соответствующими входами элемента И-ИЛИ, введены второй и третий триггеры, блок задерхош, элемент ИЛИ, первый и. второй элементы И, переключатель, причем выход блока сравнения соединен со счетным входом второго триггера, вход устано&ки которого является входом запуска устройства и соединен с первыми входами элемента ИЛИ и третьего тршт&ра и с управляющим входом реверсивного счетчика, единичный выход второго триггера подключен к управляющему входу переключателя и к первому входу первого элемента И, нулевой выход второго триггера соединен с вторым

входом третьего триггера,с входом блока задержки и с первым входом второго элемента И, выход блока задержки подключен к второму входу элемента ИЛИ и к вторым входам первого и второго элементов И, третьи входы которых подключены к выходу третьего триггера, четвертые входы первого и второго элементов И подключень к выходу элемента И-ИЛИ, выходы первого и второго элементов И соединены соответственно с вычитающим и суммирующим входами реверсивного счетчика, первый В.ХОД переключателя соединен с первым входом блока сравнения, второй вход переключателя является вторым входом устройства, выход переключателя сое-. динен с входом ключа, выход элемента ИЛИ подключен к второму входу первого риггера.

На чертеже изображена функциональная схема вычислительного устройства.

Устройство содержит первый триггер 1, накопительный конденсатор 2, разрядный резистор 3| ключ 4, блок 5 сра&нения, переключатель 6, второй и тр&ий триггеры 7 и 8, элемент ИЛИ 9, блок 10 задер)кки, первый и второй элементы И 11 и12, реверсивный счетчик 13, элемент И-ИЛИ 14, прогаммный счетчик 15, щину 16 нулевого потенциала, первый и второй входы 17 18, вход 19 запуска, вход 2О устаовки начального значения кода,источник 21 образцовой частоты, выход 22,

Вычислительное устройство работает следующим образом.

В исходном состоянии напряжение с второго входа 18 черед переключаель 6 и ключ 4 подведено к накопиельному конденсатору 2, Поэтому на- опитеяьный конденсатор 2 заряжен о напряжения С второго входа 18,

Сигнал Q входа 19 запуска пер&водит первый, второй и третий тригг&ы 1, 7 и 8 в единичное состояние, причем первый триггер 1 переводится в это состояние через элемент ИЛИ 9, Одновременно в реверсивном счетчике 13 с входа 20 записывается начальный код. В этом состоянии открыт элемент И 11, через который импульсы опорной частоты с выхода элемента И-ИЛИ 14 поступают -на вычитающий вход реверсивного счетчика 13, Одновременно размыкается ключ 4 и накопительный конденсатор 2 разряжается через разрядный резистор 3. При этом накогаггельный конденсатор 2 и разрядный

резистор 3 представляют собой формирователь экспоненциально ьзменшощегося напряжения. Поэтому на второй вход блока 5 сравнения поступает напряжеt

ние

(1)

U(t).

где Ur

- напряжение на втором вхо де 18}

- постоянная экспоненциально изменяющегося напряж ния.

Одновременно в реверсивном счетч№ке 13, работающем в режиме вычитания формируется код

t

, (2).

N(t)Nge где Ng - начальное значение кода; Тп - постояннЕШ времени экспонепн ты дискретного генератора , образованного реверсивнь1М счетчиком 13, элементом И ИЛИ 14, -программным счет чиком 15 и источником 21 опорной частоты В момент равенства экспоненциально изменяющегося напряжения и напряжения с первого входа 17 срабатывает блок 5 (равнения. Этот элемент времени от момента запуска составляет и S -% u- .2 где и - напряжение на первом входе 17; t - погрешность срабатывания блока 5 сравненши К этому времени значение кода в реверсивном информационном счетчике 13 составит (%/r)en(ujUj)-M/ir H,(t,):Noe V W По сигналу блока 5 сравнения первый ;И второй триггег 1 и 7 перевод$п ся в нулевое состояние.

За время, -определяемое блоком 10 задержки накопительный конденсатор 2 ключ 4 переключатель 6 зарян жается до напряжения на входе 17. На это время первый и второй элементы И 11 и 12 запрещенное выхода блока 1О задержки. По окончании времени задержки через элемеш ИЛИ 9 первый триггер 1 вновь переводится в единичное состояние. Одновременно разрешается второй элемент И 12.

Так как на оба входа блока 5 сра&нения подано одно и то же напряжение, блок сравнения формирует сигнал

()

t,,4i .

v

Этот сигнал равш погрешности блока 5 сравнения. За это время на выходе. 22 сформируется сигнал AtK, N2() Положительная степень экспоненты объясняется тем, что в это время реверсный счетчик 13 работает ъ режиме суммирования. В момент окончания временного интервала (5) блок 5 сравнения переводит второй триггер 7 в единичное, а триггер 1 - в нулевое состояние. Сигнал с нулевого выхода второго триггера 7 переводит третий триггер 8 в нулевое (исходное) состояние, тем самым запрещаются первый и второй элементы И 11 и 12. Цикл преобразования закончен. На выходе 22 получаем вых),/и2) Таким образом, погрешность, вносимая блоком 5. сравнения, устранена. Предложенное вычислительное устройство по сравнению с известным устройств : обладает более высокой точностью преобразования.

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок сравнения, первый вход которого является первым в,ходом устройства, первый Tpiirrep, первый вход которого соединен с выходом блока сравнения, выход триггера подключен к управляющему входу ключа, выход которого через параллельно соединенные накопительный конденсатор к ра. рядный резистор подключен к шине нулевого потенциала, выход ключа соединен с вторым входом блока сравнения, реверсивный счетчик, установочный вход которого является входом установки начального значения кода устройства, выходом которого являются выходы реверсивного счетчика, программный , счетный вход которого соединен с выходом источника опорной частоты, выходы реверсивного счетчика к программного счетчика соединены с соотватсз. вующими входами элемента И-ИЛИ, о TVличающееся тем, что, с целью , повышения точности преобразования, в него введены второй и третий триггеры, блок задержки, элемент ИЛИ, первый и второй элементы И, т еключатель, причем выход блока сравнения соединен со счетным входом второго триггера, вход установки которого является запуска устройства я соединен с первыми входами элемента ИЛИ и третьего триггера и с управляющим входом реверсивного счетчика, единичный выход второго триггера подключен к управляющему входу переключателя и к первому входу первого элемента И, нулевой выход второго триггера соединен с вторым входом третьего триггера, с входом (Л блока задержки и с первым входом второго элемента И, выход блока задержки подключен к второму входу эл&мента ИЛИ и к вторым входам первого и второго элементов И, третьи вхо- ды которых подключены к выходу треть&го триггера, четвертые входы первого и второго элементов И подключены к со со выходу элемента И-ИЛИ, выходы пер- вого и второго элементов И соединены -4 СЛ соответственно с вычитающим и суммирующим входами реверсивного счетчика, первый вход переключателя соединен с первым входом блока сравнения, вто- ii рой вход переключателя является вторым входом устройства, выход переключателя соединен с входом ключа, выход элемента ИЛИ подключен к второму входу первого триггера.