Устройство для сравнения @ -двоичных чисел Советский патент 1983 года по МПК G06F7/02 

Ф

Со 00 .И бретенив относшчя к автоматике и вычиспзрргвгалой тзхяшсе и может быть использовано при ре&ляаеазяя техвичесюбс средств сортировки данных дпя срйвйввяя двоичных чисел По основному авт. ев, № 84О888 известно устройство дйя сравнения h двоичНьпс чисел, выполненное в вщё m поразрядных узлов шшлйза, где «1 - количество разрядов в срашшваемых члсопел, причем t -ый инфорлаиионный вход каждого 1 -го поразрядного узла аналнгю, где 1 I, 2, ... п , - j I, 2, „.., -.,m соединен с входной; шиной j-го разряда 1-го сравниваемого числа. Кроме того, каждый такой пора ядаый узвй анализа содержит п входов разрешшия управляющих выходов и ивформациоН ный выход, щючем Л -ый угфавляюпшй выход j-ro поразряшк о узла анализа подключен к i-ому входу разрешения ( j 4- 1}-го проразрядного узла анализа. В известном ус-фойстве осуществляется выделение максимального или минимал ного числа из множества чисел, однако остается неизвестным как распределены остальные числа множества. Цель нзофетения - расширение функционалШых возможностей путем распределения сравниваемых чисел по убыванию ИЛИ по воэрасташпо. Это достигается тем, trro в устройство для сравнения и двоичнь чисел введено fi трэттвров п элементов И, элемент ИЛИ, причем прямой выход кайгдого i триггера, где « I, 2, .,. , ..п соединен с -ым входом разрешшия первого поразрядного узла анализа и с nepBbtM входом -fo элемента И, входы установки в единнч&ое состояние всех. триггеров ПодкшочШы к входу начальной установки ус тройс ва, входы сяахройяэацни всех триггеров соедийшы с входом синхронизации у стройства, а выходы 9Л& ментов И подключ сы к входам дишмевта ИЛИ, выход которого соединёк с выход « индикации гсто&вости результата, вход установки в ауяевое состояние каждого i -го триггере ооеявИш с i-ым утфайлякшшм выходом m -iro поразрядного узла анализа и с вйшдом -го Ш1ем€вгга И« На чертеже npeiDtcTaBneaa функпионвлЕ ная схема предлагаемотФ устройства. Устройство оодвршт m пораа мд; ных узлов t , 2 т аналидб, каждый И9 которых соспшт йд элемеага ИЛИ 2,п впемеятов И 3, 32, ..-.п п влемвнгот ИЛИ 4-|, 42, ... t4 и г элементов И 5, 2, ..,, 5, того, каждый поразрядный узел анализа содержит п информационных входов 6 , Gg , ... ,6yj ,Н входов 7 , 7у , „.., 7 разрешения, п управл$попшх выходов 8 - , 8, , „„, 8 , информационны й выход 9, Устройство содержит также п триггеров Ю , 102, .,,, Ю, вход II синхронизации, вход 12 начальной установки, и елемйггов И 13-, 132 элемент ИЛИ 14, вых( 15 индикации готовности результата. Устройство работает следукшшм образом. На вход 12 начальной установки подается сигнал начальной установки. По этому сигналу все г триггеров Ю , 10 устанавливаются в , ., /единичное состояние. При этом единич-. Jfe.ie разрешающие потенциалы поступакуг прямых выходов триггеров Ю на раз решающие входы 7J, ,7 , ....,7п « «Ршего поразрядного узла 1 анализа. Параллельно на все информационные входы 6jj , 62 , ...f 6j всех пора ядных узлов анализа поступают сравниваемые числа. В случае, если в поразрядном узле 1 ; анализа хотя бы на одном информационном входе присутствует единица, на выходе (соответствукяцего элемента И 3 появляется единица, которая через элемент |ИЛИ 2 поступает на информационный &. Она же через элемент ИЛИ 4 поетупает на соответствующий управляющий .-выход 8, а затем на вход 7 разрешения нализа следующего разряда и тем самым разрешает анализ данного числа в нем« Дри этом на инверсном выходе эл 1ента ИЛИ 2 возникает нулевой потенциал, котоpbji запирает все элементы И 5, В случае же, когда во всех числах в данном разряде О, через элемент ИЛИ 2 на выходную шину 9 устройства в даннсм разряде поступает О, на инверсн выходе элемента ИЛИ 2 - 1, которая поступает на вторые Входы .цементов И 5, на первые входы которых поступают разрешающие сигналы из предыдущего разряда, или, если это старший разряд, то с выходов триггеров tO, При этом элементы ИЛИ 4 формируют разрешакяоде сигналы на управл5Пащих выходах 8 в соответствии с сигналами, поступакшшми с выходов И 5. В результате на шфурмационных выходах 9 , 02 , ..., 9f| устройства устанавливается код максималыюго из поступивших по п каналам числа. (Для вьщеления максимального числа из п чисел на информационные входы 6 подают

инверсные коды чисел. При этом выделяется максималЕ1|{ый яз янверсньсс кодов HKBepciffl которого соответствует минй мальному числу в кгаожестве чисел). На 4 рответствукяш1х -{-ых ( Vl 2 п управляющих выходах 8 младшего поразрядного узла t анализа появляется единичный сигнал, указывающий на то, что выделенный код посту1ШЛ по i -4лл информаиионньм входам. Кроме того )этот единичный сигнал поступает на вго рые выходы йоответсгвуюоаос влам{евтов И 13, на первых входах которых vpacyr ствует рагрещакжшй единичный сютеВпиал, постгупивший с выходов соот зетству щих триггеров 10 я через элемент ИЛИ 14 единица поступает на шину 15 инди кашш готовности результата.

Затем ка выход 11 синхронизации поступает сигнал синхронизации по которому фоисходяг установка в нуль i-«x три- С геров 1О, на входы установки в нуль поступает единица с соответствзгаощих управляющих выходов в. Нулевые

сипсалы с выходов этих триггеров поступают на первые входы соответсгвукяцих Ш1ш«вветов И 13, что приводит х появлению на выходе (шине) 15 индикации гб- товности результата вуля. Кроме того

. с выходов этих трдвБггеров поступают на ооответсгауюокв входы разрешения 7 Ij , 7 , «., 7 старшего по- ра надного узла 1 анализа, и выделенное число исключается из анализа. Далее . iqwисходит сравнение оставшихся чисел, при этом выделяется схюдуюшее по 11Орздку, убывания (шш возрастании) чисНб, которое затем также исключается из шализа. Момите готошсооти очереднсмго резугш тата определается по Единичному сигвблу на выходе Ч шине} 15 вюшкации готовое.

оя результата. Сравнение можетпроводить ся до тех пор, пока не щнязойдет распределение всех чисел.

Таким образом в предлагаемом уст ройстве обеспечивается ёозможкость распреде}юнЕЯ всех сравниваемых чисел то.

; убьюанию или по раграстангао, что повышает его информационность по сравнению с известным.

УСТРОЙСТВО ДЛЯ СРАВНЕ НИЯ П ДЮИЧНЫХ ЧИСЕЛ по авт. св. № 840888, о т л и ч a to ш е вся тем, что с целью расишрШйя фушашональш псвоамон(Востей путем ра предвпэнш сраввиваемых чисел 1ю убыванию шш возрасгащЕю, в нетч введшо и тригг юв, и алемевтов И, элемев ИЛИ, прячем прямой выход KatKnoro Ч нг« триггера, где 1« I, 2, ..., п х вд11вев|с I ным входом разрешения первсмго поразряд: кого узла акалнза и с тк/ръглл входом Ml --го эпвмеяте. И, входы уЬтановкя в единичное cocTosmne всвк Т1 иггеров подключены к входу начальной устанЬвкв устройства, входы сннхронкзапян всех трзхггероь срединвш с входом %:инхровизаг 1ШИ устройства, a выходы И подключены к шЕодам епемшта ИШ, вы:ход которого соединен с ъъасоиом икдиканюх готовности результата, вход установки в нулевое состояние каждого л-Го тригг а соеднн Е с i -ым управляющим «выходом т -го 11 |фа яаного узла ана;лиза и с вторым вход1 1 i-ro апемевта и.- - ,- . :,;