Устройство для сравнения п двоичных чисел Советский патент 1981 года по МПК G06F7/04 

. - 1

Изобретение относится к автоматике и вычислительной технике иможет бить использовано при реализации технических средств сортировки данных, сравнения двоичных чисел.

Известно устройство для определения минимального числа, в котором для определения минимального числа из .п.двоичных чисел необходимо сравнить два числа, выбрать из них наименьшее, далее сравнить его со следующим, выбрать наименьшее и так далее fl. .

Однако такое последовательное сравнение «чисел определяет низкое быстродействие устройства.

Наиболее близким по технической сущности к предлагаемому является устр йствр для сравнения п двоичных чисел, содержащее п кольцевых регистров, входы которых соединены между собой и подключены ко входной шийе синхронизации устройства, прямые входы всех кольцевых региот|хш одви га соединены со входами перво й схемы ИЛИ, а инверсные выходы - со входами второй схемы ИЛИ, выходы схем , ИЛИ подключены ко входам схемы И, п схем равнозначности, причем прямой выход каждого кольцевого -регистра

соединен с одним из входов соответствуквдей схемы равнозначности, другой вход каждой из которых соединен с шиной управления, управляющие входы схем равнозначности подключены к выходу схемы И, а их выходы связаны со входами.сброса соответствующих кольцевых регистров сдвига Г27.

Недостатком этого устройства является низкое быстродействие.

Цель изобретения - повьваение быстродействия.

Поставленная цель достигается тем, что в устройстве для сравнения п двоичных чисел, содерясащем m поразрядных узлов анализа, где m - количество разрядов в сргивниваемых числах, причем 1-ый информационный вход каждого J-ro поразрядного узла ана0лиза, где I 1 , 2, . .. п j а. 1 2 , ., .01 соединен t: входной шиной J-ro разряда 1-го сравниваемого числа, а каядЬШ поразрядный узел сравнения содержит элементы И, ШШ, каждый i-ый информационный вход каящого поразрядного анализа соединен с первым входом -го элемента И первой группы,-выход каждого 1-го элемента И первой группы подключен к I-ому 0 входу элемента ИЛИ и к первому входу Т-го элемента ИЛИ группы, каждый i-ый вход разрешения первого поразряд ного узла анализа соединен с i-ым управляющим входом устройства и под-, ключей ко второму входу 1-го элемента И первой группы и к первому входу 1-гоэлемента И второй группы, инверсный выход элемента ИЛИ соединен 1со.вторыми входами элементов И второй группы, выход каждого i-ro элемента И второй группы подключен ко второмувходу i-ro элемента ИЛИ группы, вы. ходы каждого i-го из которых соединен с управляющими выходами поразрядного узла анализа, а i-ый управляющий выход j-ro поразрядного узла анализа подключён к i-ому входу разрешения (J+1)-ro поразрядного узла анализа, прямой выход элемента ИЛИ j-ro пораз рядного узла анализа соединен с i-ым информационным выходом устройства. На чертеже представлена функциональная схема устройства. Устройство содержит m поразрядных узлов 1, 1/2./ 1п анализа каждый из которых состоит из элемента ИЛИ 2 п элеп элементов И -t f 4,, ... 4j ментов ИЛИ 4 и п элементов И 5, 5 2, ... 5|, информацион ные входы б, 6 ... 6„, входы 7, 1, ... 7 разрешения, управляющих 8у1, информационвыходов 8 , 8, , ного выхода 9. Устройство работает следующим образом. Параллельно на все информационные входы б, 6, ... б всех поразрядны узлов анализа поступают сравниваемые числа. При этом и старшем разряде на разрешающие входы 7 подаются еди7 ничные разрешающие потенциалы. В случае, если в поразрядном узле 1 ан лиза, хотя одном информационном входе присутствует единица, на выходе соответствующего элемента И 3 появляется единица, которая через элемент ИЛИ 2 поступает на выходную шину 9. Она же через элемент ИЛИ 4 поступает на соответствующий управля щий 7 и тем самым разрешает ана лиз данного числа в следующем разряде. При этом на инверсном выходе эле мента ИЛИ 2 возникает нулевой потенциал, который запирает все элементы И 5. В случае же, йогда во всех чис лах в данном разряде О, через элемент ИЛИ 2 на выходную шину устройства fe данном разряде поступает О, на ин рерсном выходе элемента ИЛИ. 2 , / которая поступает на вторые входы элементов И 5, на первые входы которых поступают разрешающие сиг налы из предыдущего разряда. При это элементы ИЛИ 4 формируют разрешающие сигналы на управляющих выхода 4 8 в соответствии с сигналами, поступивши из предыдущего разряда. В резулвтате на выходны с шинах устройства устанав ливается код максимального из поступивших по п каналам числа. Для выделения минимального числа из п чисел на информационные входы б-:поступают инверсные коды чисел. При этом выделяется максимальный из инверсных кодов, инверсия которого соответствует минимальному числу в множестве чисел. Кроме того, единичные сигналы на управляющих выходах 8 младшего разряда указывают на информационные входы, по которым поступил код максимального или минимального иисла. Таким образом, время выделения максимального или минимального числа в предлагаемом устройстве определяется задержкой распространения сигнала разрешения через все разряды устройства, . что обеспечивает повышение быстродействия по сравнению с известным. Формулаизобретения . Устройство для сравнения п двоичных чисел, содержащее m поразрядных узлов анализа, где m - количество разрядов в сравниваемых числах, причем i-ый информационный вход каждого j-ro поразрядного узда анализа, где i 1 , . 2 , . . , п , j 1, 2 , . . .m соединен с входной щиной j-го разряда .:-го сравниваемого числа, а каждый поразрядный узел сравнения содержит элементы И, ИЛИ, о т л и ч а ю щ е ес я Тем, что, с целью повышения быстродействия,, в нем каждый i -ый информационный вход каждого поразрядного узла анализа соединен с первым входом f-го элемента И первой груп- пы, выход каждого i-ro элемента И . первой группы подключен к i-ому входу элемента ИЛИ и к первому входу i-ro элемента ИЛИ группы, каждый i-ый вход разрешения первого поразрядного узла анализа соединен с 1-ым управляющим входом устройства и подключен ко второму входу . элемента И первой группы и кпервому входу 1-го элемента И второй, , инверсный выход элемента ИЛИ соединен со вторыми входами элементов И второй группы, выход каждого i-ro элемента И второй группы подключен ко второму входу i-грэлемента ИЛИ группы, выходы каждого i-ro из которых соединены с управляющими вы содами поразрядного узла анализа, а i-ый управляющий выЯод j-ro поразрядного узла анализа подключен к i-ому входу разрешения (j4-1)-ro поразрядного узла анализа, прямой выход элемента ИЛИ j-ro поразрядного узла анализа соединен с i-ым информационным выходом устройства. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 531150, кл. G 06 F 7/02, 1977. 2.Авторское свидетельство СССР № 478303, кл. G 06 F 7/04, 1976 (прототип),

.m.

С,

;

72