Устройство для импульсно-фазового управления тиристорным преобразователем Советский патент 1983 года по МПК H02P13/16 

со

СП

00

Изобретение относится к электротехнике и может бЕлть использовано в высокоточных системах прямого цифрового управления тиристорными преобразователями, в том числе и на основе микропроцессорной техники.

Известно устройство для импульснофазового управления тиристорным преобразователем, содержащее блок синхронизации , генератор косинусоидальной функции, блок сравнения формирователь импульсов, генератор опорной частоты, элемент И, элемент задержки, RS-триггер ij.

Недостатком данного устройства является его сложность, связанная с необходимостью реализации генератора косинусоидальной функции времени , а следовательно низкая надёжность.

Наиболее близким к изобретению по технической сущности является :устройство для управления преобразователем, содержащее RS-триггер, соединенный прямым выходом с одним входом элемента И, на вход которого подаются импульсы тактовой Частоты, выход элемента И соединен со счетным входом счетчика, к входам записи которого подключены выходы блока памяти, к стробирующему входу - выход элемента задержки, а выходы счетчика связаны с дешифратором

Недостатками устройства являются его сложность и низкая надежность, связанная -с необходимостью генерировать достаточно сложную косинусоидальную функцию, и недостаточно высокое быстродействие, определяемое необходимостью генерирования развертки в каждой фазе работы тиристорного преобразователя.

Целью изобретения является повышение надежности и быстродействия.

Поставленная цель достигается тем, что в устрййство для управления тиристорным преобразователем снабжено блоком совпадения, причем информационные входы блока совпадения служат да1я задания кода управления, управляю рий вход блока совпадения и вход элемента задержки соединень и являются входом синхронизации, а выходы блока совпадения соединены с входами блока памяти, выход элемента задержки соединен с S-входом RS-триггера, R-вход которого подклю чен к ВЫХОДУ дешифратора, который является выходом устройства.

На фиг. 1 представлена функцио. наЛьная схема устройства/ на фиг.2 временные диаграммы работы устройства.

Устройство содержит блок 1 совпадения, блок 2 памяти, представляющий собой постоянное запоминающее устройство, суммирующий счетчик 3 с входами записи Д и стробирующим входом V, дешифратор 4, элемент 5 0 задержки, RS-триггер б, элемент И 7, информационные входы 8 блока 1, вход 9 синхронизации, вход 10 тактовой частоты.

Устройство работает следующим образом.

Напряжение и-, на входе 9 представляет собой короткие импульс, формируемые при переходе напряжения сети через нуль (фиг. 2). В момент поступления импульса Ц. разрешается пе репись управляющего кода N по входу 8 через блок 1 и адресный регистр блока 2. Блок 2 запрограммирован так, что его выходной код Р связан с кодом адреса соотношением

s а ГС COS N .

Таким образом осуществляется линеаризация регулировочной характеристики тиристорного .преобразователя. Через временной интервал, .определяемый элементом 5, выходной код Р блока 2 переписываете в обратном коде (Р) В: счетчик 3. Одновременно выходным импульсом элемента 5 устанавливается в единичное состояние триггер б.- Тем самым разрешается Ностутшение импульсов Ug тактовой частоты со входа 10 через элемент 7. на суммирующий вход счетчика 3.

0 Содержимое последнех э ступенчатолинейно увеличивается до значения (п - число разрядов счетчика). Это состояние фиксируется дешифратором 4, выходной импульс которого

с, устанавливает в нулевое состояние триггер 6 и используется задя управления тиристором. Далее процессы в устройство повторяются с цикличностью , определяемой частотой по ступлеийя импульсов и.

Предлагаемое устройство является более простым в реализации по сравнению с известными.

Более высокое быстродействие устройства определяется малым временем выборки кода Р из постоянного запоминающего устройства.

УСТРОЙСТВО ОТЯ ИМПУЛЬСНОФАЗОВОГО УПРАВЛЕНИЯ ТИРИСТОрНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее RS-триггер, соёянкенный прямым выходом с . одним входом элемента И, другой вход которого предназначен для подачи им-, . цульсов тактовой частоты, выход элемента И соединен со счетным входом счетчика, к входам записи которого . подключены выходы блока памяти, к стробирующему В54оду - вьнсод элемента задержки, а выходы счетчика связаны , с дешифратором, о т л и ч а ю вд ее с я тем, что, с целью повышения надёжности и быстродействия, оно снабжено блоком совпадения, информационные входы блока совпадения служат для задания управления, управляющий вход блока совпадения и вход элемента задержки соединены и являются входом синхронизации, выходы блока совпадения соединены с входами блока памяти, выход элемента задержки соединен с S-входом W RS-триггера, ft-вход которого подкйю-, чен к выходу дешифратора, который является выходом устройства, .