Устройство для сложения разнесенных широкополосных сигналов с компенсацией помех Советский патент 1983 года по МПК H04B7/08 

Изобретение относится к радиотех инке и может использоваться в устрой ствах разнесенного приема сигналовi подверженных амплитудным и фазовым замираниям, при воздействии помех. , Известно устройство, использующее принцип фазирования сигналов в ветвях разнесения и их когерентного сложения l .

Данное устройство обеспечивает понижение порогового отношения сигнал/шум в приемнике, однако оно характеризуется низкой помехозащищенностью при воздействии помех.

Известно устройство для сложения разнесенных широкополосных сигналов с компенсацией помех, содержащее . ветвей приема, выходы которых через сумматор подключены к входу демодулятора, причем ветвь приема состоит из квадратурных каналов, каждый из которых вьтолнен в виде последовательно соединенных синхронного детектора, фильтра нижних частот (ФНЧ) и перемножителя, при этом выходы перемножителя каждого квадратурного канала подключены к входам соответ-. ствукндего дополните,льного сумматора, а на входе каждой ветви приема включен усилитель-преобразователь, выход которого непосредственно подключен к входу синхронного детектора квадратурного канала и через фазовращатель к входу синхронного детектора другого квадратурного канала, другие входы синхронных детекторов объединены с первым входом усилителя-преобразователя и соединены с выходом сумматора 2 .

Однако известное устройство имеет низкую помехозащищенность и не обеспечивает понижение порогового уровня приема при воздействии помех.

Цель изобретения -г повышение помехозащищенности.

Указанная цель достигается тем, что в устройство для сложения разнесенных широкополосных сигналов с компенсацией помех, содержащее ветвей приема, выходы которых через сумматор подключены к входу демодулятора, причем ветвь приема состоит из квадратурных каналов, каждый из которых выполнен в виде последовательно соединенных синхронного детектора, фильтра нижних частот (ФНЧ) и перемножителя, при этом выходы перемножителей каждого квадратурного канала подключены к входам соответ-. ствуквдего дополнительного cyNMaTOpa, на входе каждой ветви приема вклют ен усилитель-преобразователь, выход которого непосредственно подключен к входу синхронного детектора квадатурного канала и че.рез фазовратаель к входу синхронного детектора ругого квадратурного канала, друие входы синхронных детекторов

объединены с первьт входом усилителяпреобразователя и соединены с выходом сумматора, введены блок компенсации, генератор псевдослучайной последовательности и И блоков формирования 5 сигналов, выходы которых подключены к входам блока компенсации, а другой; вход соединен с вьюсодом генератора псевдослучайной последовательности, причем выходы блока компенсации 0 подключены к вторым входам усилителя-преобразователя каждой ветви приема, при этом выход соответствующего демодулятора каждой ветви приема подключен к входу соответствующего

5 блока формирования сигналов, другие . входы которого соединены с выходами ФНЧ каждой ветви приема.

При этом блок компенсации содерлоит два блока вычитания,. гетеродин, выход которого подключен через первый смеситель к первому входу первого блока вычитания, а через последовательно соединенные второй смеситель и перемножитель к первому входу второго блока вычитания, причем вы ход первого блока.вычитания подключен к первому входу второго перемножителя, объединенные вторые входаа блоков вычитания, вторые объединенные входы двух перемножителей, вторые входы смесителей, выход второго перемножителя и выход второго блока вычитания являются соответственно входами и выходами блока компенса Ции.

5 На чертеже представлена структурная схема предлагаемого устройства.

Устройство для сложения разнесенных широкополосных сигналов с компенсацией помех содержит п ветвей 1 приема, каждая из которых состоит из синхронных детекторов 2, фильтров 3 нижних частот (ФНЧ), перемножителей .4, сумматора 5, усилителя-преобразователя 6f фазовращателя 7., а также

t сумматор 8, демодулятор 9, генератор 10 псевдослучайной последовательности (ПСП) блок 11 компенсации, и п блоков 12 форФшрования сигналов.

П дачем блок 11 компенсации содержит блоки 13 вычитания, перемножите0 ля 14, смесителя 15 и гетеродин 16, а каждый из блоков 12 формирования сигналов содержит сумматор 17, синхронные детектоЕял 18, фазовращатель 19 и частотно-модулированный генератор (ЧМГ) 20.

Устройство работает следующим образсял.

На вход устройства воздействует смесь широкополосного сигнала

0 ( Узкополосной помехи 5„ фп. теплового шума n(t)

.Y(t)(U.,C|;c,S2c)+S((U,q.n,52n,)n(t, гдеju ,Cf,J2- случайные парамет соо ветственно коэффициента ослабления,фазы и параметра модуляции; а - опорныйсигнал кодовой псевдослучайной последо вательности. Принимаемый сигнал y{t) после ус ления поступает на вход блока Л компенсации. Он состоит из двух ветвей: ветви компенсации помехи (верхняя ветвь) и ветви компенсации сигнала (нижняя ветвь). Компенсация .помехи осуществляется следующим образом. В блоке 13 вычитания, на первый вход которого поступает аддитивная смесь сигнала, узкополосной помехи и флуктуационного шума, а на второй вход - оценка узкополосной помехи SIT FiT , t) , осуществляется компенсация помехи, в результате чего на его выходе будет адда«тивная смесь сигнала, остатка помехи и флуктуационного .шума у (t)-S15 ( р , (pij. SZfl t) При совпадении кодовой псевдослучайной последовательности, (Заложенной на,сигнал, с аналогичной последовательностью, вырабаты. ваемой в генераторе 10, в перемножи теле 14 происходит снятие псевдослу чайной последовательности с сигнала и перемножение остатка помехи с дан ной последоват1ельностью. В результа те вьтолненной операции происходит свертка сигнала, в результате чего он становится узкополосным, а остаток помехи,, промодулированный псевдослучайной последовательностью, становится широкополосным. При этом известно, что в. каналах с замирания ми, если база сигнала В Ь- 50, помеху, промодулированную псевдослучайной последовательностью, можно ап, прок сими ровать белым гауссовым шумом. Таким образом, на входе ветви компенсации помехи будет присутство вать узкополосный сигнал и шум с эквивалентной спектральной плотност MomHOICTH «3 No-e,.v, где Рд - мощность остатка нескомт пенсированной помехи; В - база сигнала; . - инфОЕЯлационная скорост передачи, Т - длительность посылки, сигнала; Ng - спектральная плотность мощности флуктуационного шума n(t), поступакядего на вход блока компенсации Компенсация сигнала во второй ве ви блока 11 компенсации происходит в блоке 13 вычитания, на первый вход которого поступает аддитивная смесь y(t), а на второй вход поступает с выхода перемножителя 14 блока компенсации оценка сигнала а S ((ИсФс t- Таким образом, на выходе блока 13 вычитания будет аддитивная смесь остатка некомпенсированного иирокополосного сигнала, помехи ифлуктуационного шума y(t)а. S.(jU , (f ,Я, t). Учитывая, что база сигнала В 50, остаток нескомпенсированного пирокополосного сигнала мшсно аппроксимировать белым гуассовым шумом. Таким образом, на входе ветви разнесенного приема помехи присутствует аддитивная смесь узкополосной помехи и шума. Алгоритм обработки сигналов и формирования их оценочных значений осуществляется в ветви 1 приема, в сумматоре 5, демодуляторе 9 и блоке 12 формирования сигнала. Следует отметить, что алгоритм формирования оценок сигнала отличается от алгор€Тма формирования оценок помехи (формируемым блоком 12) лишь тем, что на оценку узкополосного сигнала s ( ju , Cf , Я , t) , получаемую на выходе смесителя 15, накладывается в перемножителе 14 псевдослучайная последовательность, вырабатываемая генератором 10 ПСП. Поэтому в дальней.шем рассмотрим только процесс обработки сигнала. Аддитивная смесь узкополосного сигнала и шума с выхода ветви компенсации помехи блока 11 поступает на усилитель-преобразователь б, полоса пропускания которого согласована с шириной спектра узкополосного сигнала. Оценка параметров сигнала производится в ветви 1 приема, сумматоре 8 и демодуляторе 9. Аддитивная смесь узкополосного сигнала и ослабленной усилителем-преобразователем б помехи поступает на входы демодуляторов 9, при этом на вход одного из них сигнал поступает через фазовразцатель 7. В демодуляторах 9 осуществляется фазирование на основании опорного напряжения с фазой, подаваемого на вторые входы синхроиньк детекторов с выхода сумматора 5-. Выходыдемодуляторов 9 соединены с входакш ФНЧ 3, где ос пцествляется оценка коэффициента ослабления jUj.. В перемножителях 4 происхода1Т перемножение принимаемого сигнала с оценочнь га значениями коэффициента ослабления, полу- ченными в квадратурных ветвях, результирукедие напряжения подаются на соответствующие входы ,с5 мматора 5. Сигналы с выходов ветвей 1 приетва подаются на соответствуювдае входы сумматора 8. Ввиду некоррелированности замираний сигнала в ветвях 1 приема на выходе сумматора 8 резуль тирующий сигнал будет незамирающим. Выход сумматора 8 соединен с входом демодулятора 9, где осуществляется оценка параметра 7 , со вторыми вхо дами демодуляторов 9 и управля1й1цим входом усилителя-преобразователя 6, где осуществляется регулировка- коэф фициеита усиления в соответствии с уровнем результирупщего сигнала. Формирование оценки принимаемого сигнала осуществляется следуюпшм образам, Модуляционным параметром 2, получаем1Ф4 на выходе демодулятора 9, модулируется (частотно-модулируемый гетеродин 16 (ЧМГ). Выходное напряжение генератора подается на входы синхронных детекторов 16, которые разделены фазовращателем 19 . Детектирование происходит с учетом оценочных значений коэффициента ослабления, которые подаются с ФНЧ«3 квадратурных ветвей на вторые входы синхроннЕЛс детекторов 2. Эыходы синхронных детекторов 18 подсоединены к входам сумматора 173 Оценка сигнала с несущей частотой ЧМГ 20, получаемая на выходе с иматора IT, подается на вход смесителя 15, на второй вход которого поступает напряжение гетеродина 16. Частота гетеродина 16 выбрана таким образсм, чтобы на выходе смесителя 15 получить оценку узкополосного сигнала с несущей частотой, равной частоте узкополосного сигнала в ветви компенсации помехи блока 11. в перемножителе 14 на оценку узкополосного сигнала накладывается псевдослучайная после; довательность, в результате чего получаем оценку принимаемого иирокополосного (Я1 гнала, которая подается на вход блока 13 вычитания. Таким образом предлагаемая схема , позволяет получить выигрЕлц в отношеч НИИ сигнал{(помеха как за счет применения широкополосных сигналов, так и за счет компенсации помехи, что повышает помехозащищенность устройства.

1. УСТРОЙСТВО ДЯЯ СЛОЖЙЙЙЯ РАЗНЕСЕНШХ ШИРОКОПОЛОСЮ1Х СИГНАЛОВ С КОМПЕНСАЦИЕЙ ПОМЕХ, содержащее п ветвей приема, выходы которых с т«1матор подключены к входу демодулятора, причем ветвь приема состоит из квадратурных каналов, каждый из которых вьвюлнен в виде последовательно соединенных синхронного детектора фильтра нижних частот (ФНЧ) и перемножителя, при этом выхоч ды перемножителей каждого квадратурного канала подключены к входам соответствующего дополнительного сумматора, а на входе каждой ветви приема включен усилитель-преовразователь, выход которого иепосредствейнр подключен к входу синхронного детектора квадратурного канала и через фазовращатель к входу синхронного детектора, другого квадратурного канала, другие входы синхронных детекторов объединены.с первым входсж усилителя-преобразователя и соедине.ны с выходом сумматора, о т л и ч аю щ е ее я тем, что, с целью повышения помехозащищенности устройства, в него введены блок компенсации, генератор псевдослучайной последовательности и п блоков формирования окгНалов, выходы которых подключены к входам блока компенсации, а другой вход-coeдиJяeн с выходом генератора псевдослучай й последовательности, причем выходы блока компенсации подключены к йтбрым входам усилителяпреобразователя Каждой ветви приема , при этом выход соот;ветствук1цего демодулятора подключен к входу соответствующего блока формирования сиг§ (Л налов, другие входы которого соединены с выходами ФНЧ каждой ветви приема. 2. Устройство по п. 1, отлиС чающееся тем, что блок компен сации содержит два блока вычитания, с гетеродин, выход которого подключен через первый смеситель к п)вому входу, первого блока вычитания, а через последовательно соединенные второй смеситель и перемножитель к tV9 .первому входу второго блока вычитаЮ ния, при этом выход первого блока,, вычитания подключен к первому входу СО второго перемножителя, причем объего диненные втоЕие входа блоков вычитания, вторфле объединенные входы двух перемножителей, вторые входы смесителей, выход второго перемножителя И выход второго блока вычитания яв- ляются соответственно входами и Г выходами блока компенсации.