Линия задержки Советский патент 1983 года по МПК H03H7/30 

Изобретение относится к радиотехнике и импульсной технике, и может быть использовано для задержки аналоговых сигналов в радио и телевизионной аппаратуре, в импульсных логических и запоминающих устройствах ив измерительной технике.

Известна линия задержки, выполненная на основе нейристорной цепочки последовательно соединенных яче. ек, содержащих в качестве активного элемента трехэлектродные полупроводниковые приборы, подключенные к источнику питания через нагрузочные резисторы 1.

Недостатком является то, что известная линия не обеспечивает, плавного регулирования времени задержки, сложна по конструкции и практически не выполнима в виде интегральной схемы по современной технологии, имеет слабую электрическую развязку в цепи .управления.

Наиболее близкой к предлагаемой является линия задержки, содержащая цепочку из четного числа перек/вочающих транзисторов, эмиттер каждого из которых соединен с шиной Нулевого потенциала, коллектор через нагрузочный резистор - с шиной питания, коллектор предыдущегос базой последующего переключающего . транзистора, база первого транзистора подключена через соединенные последовательно входные диоды к точке соединения встречно включенного развязывающего диода, подключенного к входной клемме, и входного резистора, подключенного к шине питания 2 .

Недостатком указанной линии задержки являются ее низкие функциональные возможности, обусловленные невозможностью задержки аналогового сигнала.

Цель изобретения - расширение функциональных возможностей.

Указанная цель достигается тем, что в линию задержки,- содержащую цепочку из четного числа переключающих транзисторов, эмиттер каждого из.которых соединен с общей шиной, коллектор через нагрузочный резисто с шиной питания, коллектор предьздущего - с базой последующего переключающего транзистора, база первого транзистора подключена через соединенные последовательно входные диоды к точке соединения встречно включенного развязывающего диода подключенного к входной клемме, и входного резистора, подключенного к шине питания, введены m идентичных цепочйк, в каждую из которых введен дополнительный транзистор, соединенный базой с коллектором последнего переключающего транзистора, KOJuieKTopOM с шиной питания,

а эмиттером с.выходом устройства, и конденсатор, включенный между коллектором первого переключающего транзистора и общей -шиной, при этом число переключающих транзисторов в кажддой цепочке равно двум, а количество входных цепочек в каждой цепочке различно.

На чертеже представлена электрическая схема предлагаемой линии задержки«

Линия задержки содержит входную клемму 1, выход 2, шину 3 питания, общую шину 4, идентичные цепочки, каждая из которых содержит два переключающих транзистора 5-1 - 5-2 и 6-1 6-2, дополнительный транзистор 7-1 и 7-2, нагрузочные резисторы 8-1 - 82 и 9-1 - 9-2, ВХОДНОЙ резистор. 10-1 - 10-2, входные диоды 11-1 - 11-п, развязывающие диоды 12-1 - 12-2, переменные (регулируе мые) конденсаторы 13-1 - 13-2, выходной резистор 14.

Эмиттеры переключающих транзисторов 5-1 : 5-2 и 6-1 : 6-2 соеди5 .5 нены с общей щиной 4, коллекторы Через нагрузочные резисторы 8-1 8-2 и 9-1 9-2 соединены с шиной 3 питания. Ваза первого переключающего транзистора 5-1 - 5-2 через входные диоды 11-1 - 1-п соединена со входным резистором 10-1 1,0-2 и встречно включенным развязывающим диодом 12-1 - 12-2. Коллектор, транзистора 5-1 - 5-2 соединен с базой второго переключающего транзистора 6-1 - 6-2 и через конденсатор 13-1 - 13-2 - с шиной 4 нулевого потенциала. Катоды развязывающих диодов 12-1 12-2 в каждой цепочке соединены с входной клеммой 1 линии задержки. Коллектор каждого из транзисторов 6-1 - 6-2 соединен с базой транзистора - 7-2, коллекторы которых соединены с шиной 3 питания, а эмиттеры транзисторов 7-1 - 7-2 соединены с выходом 2 линии задержки и через выходной резистор 14 - с шиной нулевого потенциала.

Предлагаемая линия задержки работает следующим образом« При поступлении на входную клемму 1 сигнала с амплитудой V -включаются переключающие транзисторы 5-1 - 5-2 и дополнительные транзисторы 7-1 - 7-2 в тех цепочках, для которых вьтолняется приближенное условие

у 7/ ()Уд где п - число входных диодов 11-1,

11-п в каждой цепочке; V - падение напряжения на одном из идентичных прямосмещенных диодов 11-1.-- 11-п, V, падение напряжения на эмиттерном переходе транзисто- , ра 5-1 - 5-2.

Величина общего тока через выходнит резистор 14 и выходное напряжение линии задержки определяется количеством включенных цепочек.

Сопротивление резисторов 9-1 9-2 выбирается требуемым образом и различным у всех резисторов, оно обратнопропорционально числу входных диодов 11-1 - 11-п в данной цепочке . Число дополнительных цепочек выбирается исходя из требуемой точности квантования входного сигнала и его преобразования в квантованный вь1ходной сигнал. Одновременно и в одинаковой степени изменяя емкость конденсаторов 13-1 - 13-2 можно с большой точностью преобразовать входной сигнал в такой же

выходной сигнал, задержанный на требуемое время (от единиц наносекунд до десятков - сотен миллисекунд и более). Независимо изменяя емкость конденсаторов 13-1 - 13-2 в различных цепочках, можно преобразовывать форму выходного сигнала в.сложную форму, зависящую от формы входного сигнала.

Предлагаемая линия задержки им§ет более высокий диапазон времени задержки (от долей наносекунд, а на фиксированное время 20-50 не, как в известной) и принципиально обеспечивает возможность плавного увеличения этой величины практически в неограниченное число раз (в от.личие от известного устройства).

ЛИНИЯ ЗАДЕРЖКИ, содержащая цепочку из четного числа переключающих транзисторов, эмиттер каждого из которых соединен с общей шиной, коллектрр через нагрузочный резистор - с шиной питания. коллектор предыдущего - с базой последующего переключающего транзистора, база первого транзистора подключена через соединенные последовательно входные диоды к точке соединения встречно включенного развязывающего диода, подключенного .к входной клемме, и входного резистора, подключенного к шине питания, отличающаяся тем, что, с целью расширения функциональных в(зможностей, в нее введены m идентичных цепочек, в каждую из которых введен дополнительный транзист тор, соединенный базой с коллектором последнего переключающего транзистора, коллектором сшиной питания, а эмиттером с выходом устройст(Л ва, и конденса тор, включенный между коллектором первого переключающего транзистора и общей шиной, при этом число переключающих транзисторов в каждой цепочке равно двум,5 а количество входных цепочек в каждои цепочке различно.