Цифровой фильтр Советский патент 1983 года по МПК H03H17/04 

Изобретение относится к вычислитель ной технике и может быть использовано в системах передачи и обработки дискре ной информации, гидро- и радиолокации, телевизионных и других радиотехнических системах, а также в тех случаях, когда потребуется автоматическая перестройка цифрового фильтра по парамет рам входного сигнала, натфимер для улучшения отнесения сигнал/шум. Известен перестраиваемый цифровой фильтр, позволяющий реализовать измв нение характеристик устройства Л, . . Сьнако такой фильтр работает по жесткой программе т.е. изменение характеристик фвмьтра происходит взависимости от заранее заданных управляюших сигналов и не зависит от 1к лекеня входного сигнала. Таким образом, этот цифровой, филыр не обеспечивает автома тической перестройки по параметрам входного сигнала. Наиболее близким по технической сущности к изобретению является цифровой фильтр, содержащий устройство умно жения, регистр, сумматоры и постоянное запоминающее устройство (ПЗУ), причем выходы регистра соединены с входами устройств умножения, выходы устройств умножения соединены с первыми входами сумматоров, вторрй вход первого сумматора является входом фильтра, выход втсррго сумматора, является выходом фильтра, выход первого сумматсра подключен к второму входу второго суммато ра и Выходу регистра, а выходы пост-оян ного запоминающего устройства соединены с входами коэффициентов устройств умножения. В таком фильтре ПЗУ исполь зуется для хранения наборов коэффицие тов фильтра, что обеспечивает возможность его перестройки 2. Однако такой фильтр также рабогае только по жесткой программе и йе позволяет вьшолнять автоматическую перестройку по параметрам входного сигнала. Цепью изобретения является расщирение области применения. Поставленная цель достигается тем, чтк в цифровой фильтр, содержащий первый , первый вход которого является входом фильтра, вход первого сумматора подключен к первому Входу второго сумматора и входу регистра, выход которого соединен с первыми входами первого и второго умножителей. Вь1ходы котсрых под|р1ючень) к вторым входам соответственно первого и второго сумматоров, выход второго сумматора является Выходом фильтра, а вторые входы и второго умножителей соединены соответственно с вьисодами первого и второго коэффициентов блока постоянной памяти, введены tt пороговых устройств и вычитатель, выход которого подключен к входам h пороговых устройств, выходы которых соединены с адресным входом блока постоянной памяти, выход регистра подключен к первому входу вычитателя, второй вход которого объединен с первым входом первого сумматора., На чертеже приведена схема цифрового фильтра. Схема содержит умножители 1 и 2, регистр 3, cyммaтq ы 4 и 5, блок 6 постоянной памяти, вход 7 устройства,. Выход 8 устройства, вычитатель 9, пороговые устройства 10 - 13. Предлагаемый цифровой фильтр работает следующим образом. Умножители 1 и 2, регистр 3, сумматоры 4 и 5 и блок 6 образуют перестраиваемый цифровой фильтр, работающий по жесткой программе. Изменяя сигнал на входе блока 6, можно выбирать различные наборы (пары) коэффициентов фильтра к соответственно изменять вид его амплитудно-частотной характеристики. Известно, что если сигнал X постоянен, то модуль разности между его со седними отсчетами равен нулю, т.е. -.4/ ЬХИ , где { - номер отсчета. В случае изменения сигнала ЛХ/ О, причем чем выше скорость изменения входного сигнала X , тем больше модуль разности Д X и тем шире требуется полоса пропускания фильтра, чтобы сигнал гфоходил без искажений. В данном цифровом фильтре для вычисления модуля разности величин соседних отсчетов используется вычитатель 9, к выходу которого подключено четьфе пороговых устройства- 10 - 13. Они определяют величину модуля разности и формируют сигналы, управляющие блоком 6. В зависимости от величины модуля разности возможен тот или иной вид амплитудно-частотной характеристики фильтра. Пусть амплитудно-частотная характеристика имеет для примера четыре

ЦИФРСеОЙ ФИЛЬТР, содер . жащий первый сумматор, первьгй вход которого является входом фильтра, в1яход первого сумматсфа подключен к первому входу второго сумматора и входу регистра, выход которого соединен .с первььми входами первого и умножителей, выходы которых подключены k втсрым Входам соответственно первого и второго сумматоров, выход второго сумматора является выходом фильтра, а входы первого и второго умножителей соединены соответственно с выходами первого и второго коэффициентов блока постоянной памяти, отличающийся тем, что, с целью расширения области хфимененая, в него введены /ь пороговых устройстб и вьгчитатель, выход которого подключен к входам л, пороговых устройств, выходы которых соединены с адресным входом блока постоянной памяти, выход регистра пошиноШ чеи к первому входу вычитателя, второй вход которого объединен с первым входом первого сумматора..