Устройство для выбора частотных диапазонов передачи группового радиосигнала Советский патент 1984 года по МПК H04B17/00 H04B3/46 

вертого умножителя, второй регистр), в|лходы которого подключены к входам первого умножителя и к другим входам делителя, третий регистр, выходы которого подключены к другим входам перового умножителя, четвертый регистр, выходы которого подключены к входам второго косинусного преобразователя, пятый регистр, выходы которого являются дополнительным выходом блока вычисления ггнергии сигнала, и узел ввода информации, вцходы. которого подключе-ны к входам регистров, при этом выходы .первого умножителя подключены к входам первого синусного преобразователя, входы квадратораи опорный вход первого вычитателя являются опорными входами блока вычисления энергии сигнала, тактовыми входами которого являются тактовые входы умножителей, вычитателей и делителя.

3. Устройство по п. 1, о т л и чающееся тем, что блок вычисления аргумента функции Лапласа, выполнен в виде последовательно

соединенных узла возйедения в степень,, делителя, синусного преобразователя и выходного умножителя,: другие входы которого соединейы с выходами входного умножителя, други входы которого и другие входы делителя являются опорными входами блока вычисления аргумента функции, Лапласа, тактовыми входами которого являются тактовые Входы делителя и выходного умножителя, а дополнительным опорным в ходом,является . вход узла возведения в степень.

4. Устройство по п. 1, о т ли,ч а ю -щ ее с я тем, что блок вычисленияобратнбй .функций Лапласа выполнен в иде последовательно соединённых входного .сумматора, квадратора, первого умножителя, вычислителя экспоненты и второго умножителя, при этом другие входы сумматора и умножителей являются опорными входами блока вычисления обратной функции Лапласа, тактовыми входами которого являются тактовые входы сумматора и умножителей.

Изобретение относится к радиосвязи и может использоваться при оценке качества фиксированных частотных диапазонов и при выборе диапазона с наиболее благоприятной помеховой обстановкой для передачи группового радиосигнала с многократной фазовой модуляцией (МФМ) в многоканальных линиях связи (МКЛС).

Известно устройство для выбора частотных диапазонов передачи группового радиосигнала по результатам измерения уровня шума в паузах речи, имеющее з, своем составе последовательно -соединенные усилитель, амплитудный детектор, синхронный ийтегратор и амплитудный селектор, выходы которого подключены к входам двух счетчиков импульсов, элемент запрета, реверсивный сумматор, цифро-аналоговый преобразователь, интегратор,исполнительный блок, генератор импульсов, дополнительный интегратор, масштабный усилитель, элемент сравнения, пороговый элемент и аналоговый ключ 1 .

Недостаток, данного устройства заключается в невозможности постоянного контроля фиксирования частотных диапазонов и выбора оптимального маршрута для передачи группового радиосигнала с МФМ.

Наиболее близким к предлагаемому является устройство, для выбора частотных диапазонов передачи группового радиосигнала, содержащее последовательно соединенные усилитель, амплитудный детектор и интегратор, блок полосовых фильтров, коммутатор, управляющие входы которого соединены с основными выходами распределиQ теля, и последовательно соединенные : блок установки порога, блок сравнения, блок задержки и элемент ИЛИ 2.

Однако известное устройство не обеспечивает достаточную точность с выбора час готных диапазонов передачи группового радиосигнала.

Цель изобретения - повышение точности выбора путем ускоренной оценки качества линии связи.

Поставленная цель достигается тем, 0 что в устройство для выбора частотных диапазонов передачи группового радиосигнала, содержащее последовательно соединенные усилитель, амплитудный детектор и интегратор, блок

полосовых фильтров, коммутатор, управлякядие входы которого соединены с основными выходами распределителя, и последовательно соединенные блок установки порога, блок сравнения, 30 блок задержки и элемент ЙЖ, введены последовательно соединенные выделиг тель огибающей и аналого-цифровой преобразователь, генератор тактовых импульсов, блок элементов памяти, блок регистров и последовательно со дцненные блок вычисления энергии сигнала, блок вычисления отношения, сигнал/шум, блок вычисления аргумента функции Лапласа, блок вычисления обратной функции Лапласа и блок умножения, тактовые входы которого и тактовые входы аналого-цифрового преобразователя и блока элеме 1тов памяти соединены с выходами генералтора тактовых импульсов, при этом выходы блока умножения подключены к сигнальным входам коммутатора, в 1ходы которого через блок, регистров подключены к другим входам блока сравнения, управляющий вход которого и управляющие входы блока регист ров и блока установки.порога соединены с дополнительным выходом распр делителя, .основные выходы которого подключены к входам блока полосовых фильтров, выход которого подключен к входу усилителя, выход интегратора подключен к входу выделителя огибающей, выходы аналого-цифрового преоб разователя подключены к опорным вхо дам блока вычисления отношения сигнал/шум, выходы блока элементов пам ти подключены к опорным входам блока в.ычисления энергии сигнала, блока вычисления аргумента функции Лап ласа, блока вычисления обратной функ ции Лапласа и блока умножения, а дополнительные опорные входы блока вычисления аргумента функции Лапласа и умножителя соединены с дополнител ным выходом блока вычисления энергии сигнала. | При этом блок вычисления энергии сигнала содержит последовательно соединенные первый умножитель,, первый косинусный преобразователь, первый вычитатель, второй умножитель, второй вычитатель и третий умножитель, последовательно соединенные квадратор, четвертый умножитель и делитель, выходы которого подключены к другим входам третьего умножителя, первый синусный преобразователь, выходы которого через пятый умножитель подключены к другим входам второго вычитателя, второй косинусный преобразователь, выходы которого подключены к другим входам пятого умножителя, второй синусный преобразователь, выходы которого подключены к другим входам второго умножителя, а входы соединены,с входами второго косинусного преобразователя, первый регистр, выходы которого подключены к другим входам четвертого умножителя, второй регистр, выходы которого подключены к входам первого умножите.йя и к другим входам делителя, третий регистр, выходы которого подключены к другим входам первого умножителя, четвертый регистр( выходы которого подключены к входам второго косинусного преобразователя, пятый регистр, выход которого является дополнительный выходом блока вычисления энергии сигнала, и узел ввода информации, выходы которого подключены к входам регистров, при этом выходы первого умножителя пещкхоочены к входам первого синусного преобразователя, входы квадратс))а и опорный вход первого вычитауеля являются опорными входами блока вычисления энергии сигнала, . тактовыми входами которого являются тактовые-входы умножителей, вычитателей и делителя. . того, блок вычисления аргумента функции Лапласа выполнен в виде последовательно соединенных узла возведения в степень, делителя, ет нусного преобразователя и выходиего умножителя, другие входы которого соединены с выходами входного умножителя, другие входы которого и другие входы делителя являются опорными входами блока вычисления аргу мента функции Лапласа, тактовыми входами которого являются тактовые вхойы делителя и выходного умножителя, а дополнительным опорным входом является вход узла возведения в степень.. При этом блок вычисления обратной функции Лапласа выполнен в виде последовательно соединенных входного сумматора, квадратора, первого умножителя, вычислителя экспоненты и второго умножителя, при этом другие входы сумматора и умножителей являются опорными входами блока вычисле-. ния обратной функции Лапласа, тактовыми входами которого являются тактовые входы сумматора и умножителей .. . На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - структурная электрическая схема блока вычисления энергии сигнала; на фиг. .3 структурная электрическая схема блока вычисления аргумента функции . Лапласа; на фиг. 4 - структурная электрическая схема блока вычисления обратной функции Лапласа. Устройство содержит олок I вычисления энергии сигнала, блок 2 вычисления отношения сигнал/шум, блок 3 вычисления аргумента функции Лапласа, блок 4 вычисления обратной Функции Лапласа, блок 5 умножения, коммутатор 6, блок 7 регистров, блок 8 сравнения, блок 9 установки порога, блок 10 задержки, элемент ИЛИ 11, блок 12 элементов памяти, генератор. iJ тактовых импульсов, распредели-тель 14, блок 15 полосовых фильтров - усилитель 16, амплитудный детектор 17, интегратор 1.8, выделитель 19 отабающей, аналого-цифровой преобра зователь 20. Блок 1 вычисления энергии сигнала содержит умножитель 21, первый косинусный преобразователь 22, первый вычитатель 23, второй ум ножитель 24, второй вычитатель 25, третий умножитель 26, квадратор 27, четвертый умножитель 28, делитель 2 .первый синусный преобразователь 30, второй косинусный преобразователь . 31, пятый умножитель 32, второй синусный преобразователь 33, первый регистр .34, второй регистр 35, третий регистр 36, четвертый регист 37, пятый регистр 38 и узел 39 ввода информации. Блок 3 вычисления аргумента функ ции Лапласа содержит узел 40 возведения в степень, делитель 41, -синусньой преобразователь 42, выходной умножитель 43, входной умножитель 4 ;Блок 4 вычисления обратной функции р1апласа содержит входной сумматор 45 квадратор 46,первый умножитель 47, вычислитель 48 экспоненты,второй умножитель 49. Устройство работает следующим образом. В блоке 1 вычисления энергии сигнала с помощью узла 39 ввода информа ции (например дисплея) вводятся oneратором в регистры 34 - 38 значения следующих переменных соответственно а. (амплитуда сигналов) ; Ые- (частота сигналов)7 Т (временной интервал измерения t max Т) f М (фаза сигналов) и п (число знаков в используемом для передачи двоичном коде), при чем CJ и Ц) - в радианах. Затем последующими блоками (фиг. 2) производится вычисление энергии элемента сигнала Sitt) , где1 0, 1,..., , (1) . . о где (ii - известный постоянный коэффициент передачи канала. Подстанов,ой. SjH)-acCOe(wct+4V ac(C05W(4tcosq -9in(Jctsintp) выражение (1) можно преобразовать в вид (фазная модуляция) ,- (с г. Е . f : Значение U хранится в элементе блока 12 и выдается по команде генератора 13 тактовых импульсов (запуск генератора 13 производит оператор с узла 39) через квадратор 27 в умножитель 28, в котором производится умножение значения |U на а, поступающего с выхсдаа регистра 34. Делитель 29 делит получившееся произведение (U QC на С0{. , поступающее с выхода регистра 35, на выходе делителя получается выражение Одновременно на входы умножителя 21 поступают переменные величины со и Т с регистров 35 и 36 соответственно. Получившееся произведение проходит череа синусный преобразователь 30 на первую совокупность входов умножителя 32. На вторую совокупность входов поступает переменная чр с выхода регистра 37, прошедшая косинуснвлй преобразователь 31. В результате на выходе умножителя 32 появляется произведение cos i . . Параллельно с выходов умножителя 21 произведение ОрТ через косинусный преобразователь 22 проходит , на входы вычнтателя 23. На другой вход вычитателя 23 считывается единица. В результате на первую совокупность входов умножителя 24 поступает разность (i-cpSQcT) г на вторую - величина Ц) , прошедшая с регистра 37 в синусный преобразователь 33 (5iTi4i). Вычитатель 25 на выходе .. ., имеет pasHocTbtcoscf-sinWcT-einifC -cQecOcTr}, а а выходах умножителя 26 (на первой совокупности входов делителя 29) имеет место все выражение (2). На вход усилителя 16 поступает аддитивный белый шум, который проходит через амплитудный детектор 17, интегратор 18, выделитель 19 огибающей и аналого-цифровой преобразо-ватель (АЦП) 20. На выходе АЦП 20 появляется значение односторонней спектральной плотности мощности белого шума NQ в цифровом двоичном виде. Блок 2 осуществляет получение выражения h 4E7ij. . () При п 3 для МКЛС расчет средней вероятности ошибки Рср - 0-Н- Ь-5т1((7-Й, f) где F,(x) - функция Лапласа (интеграл ошибок). К кодам с ц 3 относятся такие коды, как, например, совместимый биполярный код с высокой плотностью СНДВ, каждая группа которого состоит из четырех двоичных символов. Для расчета аргумента функции Лапласа -64 Hell ) используются блоки (44, 43, 41, 42, 40 и 12). Значение -f хранится в элементе памяти блЬка 12,. считывается в входной умножитель 44, с выхода которого на

вхрд выходного улшожителя 43 снима- ется произведение i(Th . Значение в радианах хранится в элементе памяти блока 12 и считьшается г в делитель 41 по команде генератора 13 тактовых импульсов. Переменная rt с выхода регистра 38 поступает . на вход ..узла 40 возведения в сте- пе.нь. делитель 41 получает выражение и /2 и на вторую совокупность . вхрдов умножителя 43 через синусный Ю преобразователь 42 поступает величина ( /4) , На выходе выходного . умножителя 43 снимается значение аргумента х;

.Формуле для быстрого гфиближен- 15 ного вычисления справедливо, следующее выражение:

(-F(,fa5exp -0 445UvO.T5). (S)

В элементе памяти блока 12 хранится константа 0,75, которая использу- 20 ется в блоке 4 сумматором 45 для получения суммы х+0,75. После возведения в квадрат полученного выражения в квадраторе 46 в умнокителе 47 производится получение произведения 25 -0,443(х+0,75)3«причем константа (-0,443)хранится в элементе памяти блока 12,Затем в вычислителе 48 экспоненты производится получение функции ,443 (х+0,75)2 ,значение J(Q ЗО тОрой в умножителе 49 перемножается на константу О,65/хранящуюся в элементе памяти блока 12,в результате чего получение выражения 1-Г(х)за-. кончено.:35

В блоке 5 умножения производится еление константы 2, хранящейся в элементе памяти блока 12, на значение переменной 2/п , поступакядей с ыхода регистра 38, а также перекшо- 40 жается d/h на 1- FU) . в результате с выхода блока 5 считывается я может высве 1иваться на экране значение средней вероятности сАаибки Рср по всем сообщениям при И 3. Генера- 45 ТОР 13 тактовых импульсов управляет работой всех умножителей, делителей, вычитателей, .а также осуществляет-;: считывание констант со всех элементов памяти блока 12.50

Просмотр фиксированных частотных диапаз.онов производится следующим

образом. Распределитель 14, запускаe№ffl как и генератор 13 тактовых импульсов управляющим импульсом, осуществляет поочередную перестройку блока 15 подрсрвых фильтров с одного частотного диапазона на другой. Параллельно перестраивается кс «мутатор б, в результате чего значение ср. г относящееся к тому или иному фиксировсшному частотному диапазону, записывается- в соответствующий регистр блока 7. После завершения просмотра диапазонов распределитель 14 вьвдает импульс считьюания на блок 7 регистров, на блок 9 установки порога, где хранится допустимое граничное значение РМ, Рср.грай котором дискретные сообщения при передачи искажаются в допустимых пределах. Этим же импульсом производится запуск блока 8 сравнения.

Блок 9 выявляет фиксированный частотный диапазон с Рср. срЫп РСР Рср.тран I выдавая импульс считывания на соответствующий диапазону элемент памяти блока 10 за;цержки, в котором хранятся номера или граичные значения частот фиксированных частотных дипазонов, предназначенных для передачи группового радиосигнала. Номер или граничные значения частот выбранного.для передачи диапазона считываются через эле-мент ИЛИ 11.

Применение предлагаемого устройства позволяет производить оперативный

анализ помеховой обстановки в фиксированных частотных диапазонах для

рередачи .декретных сообщений с ИФМ; выбирать частотный диапазон дпя ; передачи группового радиосигнала по минимуму вероятности ошибочного приема всех дискретных сообщений с МФМ; автоматизировать процесс управления передачей группового радиосигнала.

Таким образом, предлагаемое устройство обеспечит автоматическую оперативную оценку фиксированных частотных диапазонов и точный выбор диапазона с наиболее благоприятной помеховой обстановкой дЛя передачи группового радиосигнала с многократной фазовой модуляцией.

М

fej.j

1