Устройство для контроля считываемой информации Советский патент 1983 года по МПК G06F11/16 

схемы сравнения, кноПка сброса под- динен с выходом пятого элемента ИЛЛ ключена к первому входу первого эле- j

меита ИПИ, второй вход которого сое- устройства.

1056200

выходы коммутатора являются выходами

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЧИТЫВАЕМОЙ ИНФОРтЦНИ, содержащее узеА считывания с инЛормациониых дорожек, узел считывания с синхродорожки, блок формирователей информационных сигналов, (Формирователь синхроимпульсов, кнопку сброса, узел фиксации брака, первый и второй регистры, информационные входы которых поразрядно соединены с выходами блока формирователей информационных сигналов, входь которого поразрядно соединены с выходa в узла считывания с информационных дорожек, выход узла считывания с синхродорожки соединен с входом формирователя синхроимпульсов, о тличающееся тем, что, с целью повышения достоверности контроля, оно содержит злемент НЕ, триггер, первьи элемент ИЛИ, первый элемент И, счетчик импульсов, дешифратор, второй, третий, четПертый и пятый элементы ИЛИ, генератор импульсов, схему сравнения, второй -элемент И, комму.-атор, причем выход генератора импульсов С1 --динен с первым входом первого элемента И, вто- . рой вход которого соединен с выходом фop a poвaтeля синхроимпульсов и входом элемента НЕ, третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счет1шка импульсов, упрявляюп1ий вход которого соединен с выходом первого элемента ИЛИ и R-входом триггера, S-вход которого соединен с выходом элемента ПК, выходы счетчика импульсов поразрядно соединены с входами дешифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого § элементов 1ШИ соответственно, а четвертый, пятьп и шестой выходы дешиф|сл ратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ соединены соответственно с управлякмщми входами первого регистра, второго регистра и схемы сравнения, выход схемы сравнения соединен с управляющим входом коммутатора и первым входом пятого ел а элемента ИЛИ, выход Не равно схемы сравнения соединен с первым вхо1C дом второго элемента И, второй вход которого соединен с шестым выходом дешифратора, выход второго элемента И соединен с ууг-:;рым входом пятого элемента ИЛИ и входом узла фиксации брака, выходы первого регистра поразрядяо соединены с первой группой информационных вхо,у.:- схемы сравнения и с группой информационных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой информационных входов

1

Изобретение относится к вычислительной технике и монет найти применение в вычислительных, управляющих 5 информационных и контролирующих системах для контроля информации считываемой с перфоленты.

Известно устройство для контроля считываемой информации, содержащее контактньш считывающий блок, две группы реле, стартстопное звено, электромагнит, сигнальные лампы и схему контроля на четность (нечетность) J осуществляющее модульный контроль считываемой информации П «

Недостаток известного устройства состоит в низкой достоверности контроля считываемой информации из-за возможных перекосов перфоленты.

Наиболее близким по технической сущности к предлагаемому является устройства для контроля считываемой информации, содержащее фотоэлектронный блок с узлами считывания с информационных дорожек и синхродорожекд блок формирователей информацион ных сигналов и синхроимпульсов, регистр и узел индикации, причем информацконные входы регистра поразрядно соединены с выходами блока формирователей информационных сигналов, входы которого поразрядно соединены с выходами узла считывания с информа

циоштых дорожек 2| . I .

Недостаток известного устройства

состоит в низкой достоверности конт роля считываемой информации из-за возможных перекосов перфоленты при возникновении кратных ошибок. При настройке фотосчитывающего механизма фотоэлектронного блока практически невозможно настроить луч осветителя так,чтобы он проходил по центру всех дорожек перфоленты. Из-за дефектов перфоленты, полученных при перфорации и из-за старения перфоценты, ее отверстия относительно луча осветителя могут обладать таким

разбросом, .что при считывании информации окакутся возможными кратные ошибки, которые принципиально не обнаружива1бтся контролем на четность (нечетность),

Цель изобретения - повьппение достоверности контроля,

/(оставленная цель достигается тем что в устройство, содержащее узел считывания с информационных дорожек, узел считывания с синхродорожки, блок формирователей информационных сигналов, формирователь синхроимпульсов кнопку сброса, узел фиксации брака, первый и второй регистры, информационные входы которых поразрядно соединены с выходами блока формирователей информационных сигналов, входы которого поразрядно соединены с выходами узла считывания с информационных дорожек, выход узла считывания с синхродорожки соединен с входом фор -1ироватёля синхроимпульсов, введе№л элемент НЕ, триггер, первый элемент ИЛИ,первый элемент И, счетчик импульсов, дешифратор, второй, третий, четвертый и пятый элементы ИЛИ генератор импульсов, схема сравнения второй элемент И, коммутатор, причем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом формирователя синхроимпульсов и входом элемента НЕ, третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счетчика импульсов, управляющий вход которого соединен с выходом первого элемента ИЛИ и R-входом триггера, S-вход которого соединен с выходом элемента НЕ, выходы счетчика импульсов поразрядно соединены с входами дешифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ соответственно, а четвертый, пятый и тестой выхода дешифратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИГЛ, выходы второго, третьего и четвертого элементов ИЛИ соединены соответственно с управляющими входами первого регистра, второго регистра и схемы сравнения, выход Равно схемы сравнения соединен с управляющим входом коммутатора и первым входом пятого элемента ИЛИ, выход Не равно cxev сравнения соединен с первым входом второго элемента И, второй вход кото рого соединен с шестым выходом дешифратора, выход второго элемента И соединен с вторым входом пятого элемента НШ1 и входом узла фиксации брака, выходы первого регистра пораз1 ядно соединены с первой группой информационных входов схемы сравнени и с группой информационных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой информационных входов схемы сравнения, кнопка сброса подключена к первому входу первого элемента ИЛИ второй вход которого соединен с выходом пятого элемента ИЛИ, выходы коммутатора являются выходами устрой На . 1 представлена блок-схема предпагаемого устройства; на Фиг. 2 участок перфоленты с отверстиями информационных дорожек и отверстием синхродорожки; на Лиг. 3 - временная диаграмма, поясняющая принцип контроля, заложенный в устройство. Устройство (фиг. О содержит узел 1 считывания с информационных дорожек, узел 2 считывания с синхродорож ки, блок 3 формирователей информационных сигналов, формирователь 4 синхроимпульсов, кнопку 5 сброса, узел 6 фиксации брака, первый 7 и второй 8 регистры, элемент НЕ 9, три гер 10, первый элемент ИЛИ II, первый элемент И 12, счетчик 13 импульсов, дешифратор 14, второй 15, третий 16, четвертый 17 и пятый 18 элементы ИЛИ, генератор. 19 импульсов, схему 20 сравнения, коммутатор 21 и второй .элемент И 22. Оперативный запомина1опр1Й блок 23 не входит в состав устройства и пока зан дпя пояснения работы устройства. Устройство работает следующим об, разом. 004 В процессе движения перфоленты сфокусированный световой луч, проникая через отверстия информационных дорожек и синхродорожки, приводит в действие соответствующие дорожкам фотоэлементы узла 1 считывания с информационных дорожек и узла 2 считывания с синхродорохки, ,с выходов которых сигналы, соответствующие уровню логической единицы, поступают на выхода блока 3 формирователей информационных, сигналов и формирователя и синхроимпульсов (4иг, 2 и З), в момент паузы (когда световой луч находится между двумя соседними отверстиями) на указанных выходах будут фомироваться сигналы, соответствуюпяе уровню логического нуля. До момента приведения в движение перфоленты с помощью кнопки 5 сброса устанавливают в нулевое состояние триггер 10 и счетчик 13 импульсов. Начальной фазой процесса считывания информации с перфоленты является пауза. При этом сигнал логического нуля, снимаемый с выхода формирователя 4 синхроимпульсов, инвертируется элементом НЕ 9 и устанавливает триггер 10 в единичное состояние. С выхода триггера 10 снимается сигнал, подготавливающий первый элемент И 12 к открытию. При этом импульсы от генератора 19 импульсов через элемент И 12 не проходят, так как на его втором входе в момент паузы присутствует сигнал уровня логического нуля, поступающий с выхода формирователя 4 синхроимпульсов. При пересечении светового луча отверстия синхродорожки (rtair. 2) поступающий с выхода фомирователя 4 синхроимпульсов синхроимпульс Vypo вень логической единицы) открывает первый элемент И 12 дпя прохождения импульсов генератора 19. Длительность импульсов генератора 19 рассчитывается таким образом, чтобы их вырабатывалось не менее шести в интервале действия синхроиьшульса (фиг. 3: СД - синхроимпульс; на выходе Д111 импульсы генератора 19). Импульсы генератора 19 через элемент И 12 поступают на счетньй вход счетчика 13 импульсов. Выходной код счетчика 13 импульсов дешифруется с помощью дешифратора 14 таким образом, что после первого (четяертого) импульса генератора 19 возбуждается первый (четвертый) выход дешифратора 14, после

второго (пятого импульса генератора 19 - второй (пятый) выход дешифратора 14, после третьего (шестого) импульса генератора 19 - третий (шестой) выход дешифратора 14,

При возбуждении первого выхода дешифратора 14 сигнал уровня логической .единицы через второй элемент ИЛИ. 15 и через управляющий вход первого регистра 7 разрешает прием в регистр 7 через его информационные входы байта информации обрабатываемо строки перфоленты. Затем при возбуждении второго выхода.дешифратора 14 сигнал-уровня логической единицы через третий элемент ИЛИ 16 и через управлякжяй вход второго регистра 8 pa;jpeffiaeT прием в регистр 8 через его информационные входы байта информащш обрабатываемой строки перфолен ты. Далее при возбуждении третьего выхода дешифратора 14 сигнал уровня логическЬй единицы через четвертый элемент ИЛИ 17 и через управляющий вход схемы 20 сравнения разрешает сравнение байтов, зафиксированных в регистрах 7 и 8, Если байты информации равны, то-на выходе Равно схемы 20 сравнения вырабатывается импульс, который через управляющий вход коммутатора 21 разрешает передачу через коммутатор 21 на его выход (на выход устройства) байта информации с выходов первого регистра 7, например, для записи в оперативный запоминающий блок 23 или в какой-нибудь другой модуль памяти. Одновременно с этим сигналом Равно через первый вход пятого элемента ИЛИ 18 и второй вход первого элемента ИЛИ устанавливаются в ноль триггер 10 и счетчик 13 импульсов. Па этом одна элементарная операция контроля (контроль байта информации - строки перфоленты) завершена.

Рассмотренный выше процесс элементарной операции контроля соответстнует белошнбочному считыванию информации с перфоленты (т.е. на регистры 7 и 8 были записаны одинаковые коды), Если же при считывании информации на регистрах 7 и 8 окажутся различные коды (например, из-за перекоса перфоленты), тогда вместо сигнала Равно на выходе схемы 20 сравнения будет вьфаботан сигнал Не равно, который поступит на первый вход второго элемента И 22, закрытый сигналом, присутствующим на его втором входе. При этом с выхода генератора 19 импульсов будут продолжать, поступать импульсы через первый элемент И 12 на счетчик 13 импульсов, а на выходе дешифратора возбудятся последовательно его четвертый, пятый и шестой выходы, В результате этого будут повторно осупествлены действия записи байтов в первый 7 и второй 8 регистры и их сравнение на схеме 20 сравнения. При выработке сигнала Норма аналогично вышеописанному случаю произойдет передача правильно принятого байта на выход устройства дпя записи в оперативный запоминающей блок 23 и установка устройства в исходное состояние для обработки (контроля) очередной строки перфоленты. Если же вторично вырабатывается сигнал Не равно, то в результате его совпадения во времени с возбуждением шестого выхода дев1ифратора 14 на выход второго элемента И 22 пройдет сигнал на узел 6 фиксации брака (дпя регистрации, отображения, останова перфоленты с целью локализации места дефекта на перфоленте или дпя других целей).

Таким образом, предлагаемое устройство позволяет обнаруживать ошибки любой кратности и в результате чего существенно повыйать достоверность контроля считывания информации.

111

fidwKetm ,яентьГ

Н7

Ьч

Ф у

Ш Ж

23

И

Фиг.1

Сбетовои Jtt/ч

инсрормационная дорожка (1-я ИЮ)

CuHxpoffopwfHa (CD)

Персролемта

S итрормационнор дорожка (8-я ИЮ

Фиг.2

и f%ir

о

CD НаМ

т.

АЛЛААЛ

1 г jtf S в Фиг. 5