Статистический анализатор Советский патент 1983 года по МПК G06F17/18 

1 Изобретение относится к вычислительной технике и предназначено для измерения характеристик случайных процессов и для обработки информаци в приемных устройствах средств связ преимущественно в качестве аналогоцифрового амплитудного детектора. Известен статистический анализатор для измерения действующего значения сигнала, содержащий входной усилитель, два компаратора,генерато тактовых импульсов, генератор псевд случайных чисел цифроаналоговый преобразователь, две группы двухвходов вентилей, аналоговый сумматор, логи ческий .инвертор, источник калибровочного напряжения, решающий блок, регистрирующее устройство Щ . Однако этот анализатор имеет бол щой объем аппаратуры, много аналого вых узлов и низкое быстродействие, связанное с тем, что измерение производится путем сравнения входного сигнала споследовательностью случайных чисел,, что приводит к увеличению времени анализа. Наиболее близким техническим решением к изобретению является статистический анализатор,содержащий ком паратор, блок умножения вероятносте делители частоты и реверсивный счет чик 2 . Недостатком этого анализатора яв ляется то, что в нем может обрабатьшаться только цифровой сигнал, чт ведет к ограничению функциональных возможностей анализатора. Кроме того, его выходной сигнал требует дополнительного усреднения, что снижа ет быстродействие анализатора. Целью изобретения является повышение быстродействия статистическог анализатора и расширение его функциональных возможностей, а именно обеспечение возможности обработки аналоговых сигналов при сохранении высокой точности и надежности, присущих цифровым устройствам, а также обеспечение возможности использования статистического анализатора в качестве аналого-цифрового амплитуд ного детектора. Цель достигается тем, что в стат стический анализатор, содержащий пе вый и второй делители частоты, первый компаратор, первый вход которого является входом анализатора, второй вход соединен с П2 входом задания порогового напряжении анализатора, выход через первый делитель частоты подключен к счетному входу первого счетчика, введены оперативное запоминающее устройство, генератор тактовых импульсов, второй компаратор, второй счетчик, схема сравнения, узел уравновешивания и цифроаналоговый} преобразователь, выход которого подключен к первому входу второго компаратора, второй вход которого я1вляется информационным входом анализатора, а выход через второй делитель частоты подключен к счетному входу второго счетчика, вьсходы счетчиков соединены соответственно с первым и вторым входами схемы сравнения, выход которой подключен к информационному входу уала уравновешивания, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый управляющий выход узла уравновешивания подключен к управляющему входу оперативного запоминающего устройства, выход которого является выходом анализатора, а информационный вход объединен с входом цифроаналогового преобразователя и подключен к информационному выходу узла уравновешивания, второй управляющий выход которого соединен с входами установки в нулевое состояние счетчиков. На фиг. 1 представлена структурная схема статистического анализатора для обработки аналоговых входных сигналов; на фиг. 2 - структурная схема статистического анализатора для обработки как аналоговых, так и цифровых входных сигналов; на фиг. 3 - эпюры напряжений случайного процесса, поступающего в виде радиосигнала; на фиг. 4 - эпюры напряжений случайного процесса, поступающего в виде амплитудных выборок. Статистический анализатор (для обработки аналоговых входных сигналов фиг.) содержит компараторы 1 и 2, которые соответственно через делители 3 и 4 частоты и счетчики 5 и 6 соединены с входами схемы 7 сравнения, выход которой соединен с первым входом узла 8 уравновешивания, а первый ее вход соединен с выходом генератора 9 тактовых импульсов. Информационный выход узла 8 соединен с входом )цифроаналоговыйо преобразователя (ЦАП) 10 и информационным входом оперативного запоминающего устройства 1I ОЗУ), управляющий вход которого соединен с управляющим выходом узла 8, третий выход которой соединен с входами установки в О счетчиков 5 и 6. Выход преобразователя 10 соединен с первым входом компаратора 1. Выход ОЗУ 11 является выходом устройства. Статистический анализатор /для обработки цифровых и аналоговых вход ных сигналов, фиг.2) дополнительно относительно фиг.I содержит цифровые компараторы 12 и 13, подключенные со ответственно к делителям 3 и 4 частоты через переключатель 14, а к выходу ОЗУ I1 дополнительно подключен цифроаналоговый преобразователь 15. Анализатор работает следующим образом. Исследуемый сигиал S, который представляет собой амплитудные выборки случайного процесса или радиосигнал, поступает (при нео0ходимр.сти через устройство согласования динамического диапазона) на первые, входы компараторов I и 2. На второй вход компаратора 2 подается пороговый сигнал DO , неизменный в процессе анализа. Для радиосигнала (фиг.З). Для сигнала, представленного амплитудиыми выборками, UQ определяется нижней границей амплитуд исследуемого сигнала U (фиг.4). На первый вход компаратора 1 подается начальный пороговый ypoBelib с ЦАП 10, равный Вх.тах где максимальное значение вхо ного сигнала. Анализируется та часть сигнала, амплитуда которой заключена между UQ д. На выходе компаратора 2 образуется последовательность импульсов, вероятность появле ния Р2 которых принимается равной 1. Р2 р (S S UQ) I-F(UO )1, (1) где F - функция распределения исследуемого сигнала. На выходе компаратора I образуетс последовательность импульсов, вероят ность появления Р1 которых зависит от величины порогового уровня на входе компаратора 1 Р1 P(S Un) 1-F(Un ). (2) С выходов компараторов I и 2 последовательности импульсов поступают на выходы делителей 3 и 4 с коэффици-; ентами деления (t и соответствен но. На выходах делителей 3 и 4 импульСы будут появляться с вероятностями Pl|oL иРР/р f/(3 соответственио. С выходов делителей 3 и 4 импульсы поступают на входы счетчиков 5 и 6, которые считают их в течение длительности одного шага анализа . где Т - время анализа, в течение -которого определяется одно числовое значение аргумента функции распределения;п - число шагов, необходимых для определения одного значения аргумента функции распределения, равное числу двоичных разрядов выходного сигнала в цифровом коде. Число разрядов определяет точность представления выходного сигнала. Перед началом каждого шага анализа счетчики 5 и 6 обнуляются сигналом с узла 8, который в свою очередь управляется от генератора 9. Частота следования импульсов генератора 9 определяет скорость преобразований при анализе, и следовательно, темп появления значений выходного сигнала на выходе устройства. В конце каждого шага анализа схема 7 сравнивает показания счетчиков 5 и 6. Если число на счетчике 5 превышает число на счетчике 6, то схема 7 выдает на узел 8 уравновешивания сигнал, в результате которого она вырабатывает такой цифровой код, который,преобразовавшись в преобразователе 10, увеличивает пороговый уровень Uf, на первом входе компаратора 1 на величину, равную U3,.a,-Uo где m - номер шага анализа, изменяется от 1 до п. Если число на счетчике 5 меньше числа на счетчике 6, пороговый уровень Ufi на первом входе компаратора 1 уменьшается на ту же величину. Таким образом, путем изменения зиачения порогового уровня Up на первом входе компаратора 1 происходит выравииваниё вероятностей появления импульсов на выходах делителей 3 и 4. fl 2 1 oi ( Р Из выражений П -р) следует A-F(Un 1-F(Uo ос, п) Задавая коэффициенты деления.«( и Р делителей 3 и 4, а тем самым зад вая значение функции распределения F, получаем значение аргумента функ ции распределения, образуемое на вы ходе узла уравновешивания в конце п леднего шага анализа. Это значение при поступлении импульса записи с узла 8.записьюается в устройство 11 где оно хранится до получения следующего значения. С его выхода вы-, ходной сигнал снимается в цифровом виде. Аналогичным образом устройство работает, если исследуемый процесс представлен амплитудными выборками в цифровой коде, которые поступают на цифровые компараторы 12 и 13. Пр этом переключатель 14 должен находиться в положении, показанном на фиг. 2. Пороговый зфовень Uf поступает на вход компаратора 13 непос редственно с узла 8, минуя преобразователь 10. Пороговый уровень UQ, поступающий на компаратор 12, представлен в цифровом-виде. С выхода преобразователя 15 выходной сигнал снимается в аналоговом виде. Предлагаемый статистический анализатор по сравнению с известным устройством обладает более широкими функцнонапьньми возможностями, так как он обрабатывает входной сигнал как в аналоговой, так и в цифровой форме. Устройство может быть использовано в качестве аналого-цифрового детектора и по сравнению с известным 5ч:тройством обладает более высоким быстродействием вследствие использования метода пошагового уравновешивания при обработке сигналов. Предлагаемое устройство не содержит чисто аналоговых узлов, а только цифровые и аналого-цифровые в интегральном исполнении, которые имеют высокую стабильность параметров, и может обрабатывать сигнал с широкополосной несущей с верхней границей по частоте до десятков мегагерц.

СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР, содержащий первый и второй делители частоты, первый компаратор первьй вход которого является входом анализатора, второй вх(д соединен с вхоpflM задания порогового напряжения . анализатора,выход через первый делитель частоты подключен к счетному входу первого счетчика, отличающийся тем, что, с целью повьшения быстродействия, он содержит оперативное запоминающее устройство, генератор тактовых импульсов, второй компаратор, второй счетчик, схему сравнения, узел уравновешивания и цифроаналоговый преобразователь, выход которого подключен к первому входу второго компаратора второй вход , которого является информационным вхо. дом анализатора, а выход через второй делитель частоты подключен к счетному входу второго счетчика, вы-/ ходы счетчиков соединены соответствен но с первым и вторым входами схемы сравнения, выход которой подключён к информационному входу узла уравног вешивания, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый управляющий выход узла уравновешивания подключён к управляющему входу оперативного запоминающего устройства, выход которого . является выходом анализатора, а информационный вход объединен с входом цифро аналогового преобразователя и подключен к информационному выходу узг ла уравновешивания, -второй управляюО щий выход которого соединен с входами установки в нулевое состояние :л счетчиков. 35 ND

Вхо0

lu,

Фиг

Вхов

Вход Ф1лг.д Фиг