Преобразователь угла поворота вала в код Советский патент 1984 года по МПК G08C9/04 

Изобретение относится к автомати ке и вычислительной технике и может быть использовано в информационноизмерительных системах для связи ан логовых источников информации с мик ропроцессорами и микроэвм. Известно устройство, содержащее сельсин, первичная обмотка которого соединена с источником напряжения п тания, а вторичные обмотки - с переключателем, выход которого соединен с входом пикового детектора непосредственно и через элемент ан логовой памяти с первым входом перв го компаратора, блок грубого отсчет входы которого соединены с вторичными обмотками сельсина и источником напряжения питания, а выходы с управляющими входами переключател входами старших разрядов счетчика и управляющим входом фазоинвертора через который источник напряжения питания подключен к второму входу первого компаратора и входу, второго компаратора, первый триггер, входы которого соединены с выходами обоих компараторов, а выход - с управляющим входом ключа, генератор икшульсоа, выход которого через ключ соед нен с входом счетчика,второй тригге входы которого соединены с выходами пикойого детектора и первого компаратора, а выход - с управляющим входом элемента аналоговой памяти L Недостатком этого устройства является низкое быстродействие, обусловленное тем, что за период напряжения несущей частоты возможно сня тие только одного отсчета угла поворота. Наиболее близким к изобретению по технической сущности является преобразователь угла поворота вала в код, содержащий сельсин, первичная обмотка которого соединена с источником напряжения питания, а вторичные обмотки - с входами ком-, мутатора, формирователь кода сектанта, входы которого соединены с вторичными обмотками сельсина и источником напряжения питания, а вы ходы - с управляющими входами коммутатора и первого компаратора через фазоинвертор, второй вход которого подключен к источнику напряжения питаниЯу пиковый детектор, выход которого подключен к единичному входу первого триггера, единичный выход которого соединен с уп равляющим входом элемента аналоговой памяти, выход которого подключе к одному из входов второго компаратора, выход которого подключен к ну левому входу первого триггера и единичному входу второго триггера, нулевой вход которого подключен к выходу первого компаратора, а выход к управляющему входу элемента И, другой вход которого соединен с выходом генератора импульсов, а выход со счетным входом счетчика, вход выпрямителя подключен к выходу коммутатора, а выход - к входам пикового детектора и элемента аналоговой памяти, вход выпрямителя подключен к выходу фазоинвертора, а выход - к другому входу второго компаратора t21. Недостатком этого устройства является низкое быстродействие обусловленное тем, что за период напряжения несущей частоты возможно снятие только двух отсчетов угла поворота. Целью изобретения является повышение быстродействия устройства. Поставлендая цель достигается тем, что в преобразователь угла поворота вала в код, содержащий источник напряжения питания, подключенный к первичной обмотке сельсина, опорным входам формирователя кода сектанта и фазоинвертора, вторичные обмотки сельсина подключены к входам коммутатора и другим входам формирователя кода сектанта, одни выходы которого подключены к управляющим входам коммутатора, а другой выход - к управляющему входу фазоинвертора, выход которого подключен к входу первого компаратора, выход которого подключен к нулевому входу первого триггера, единичный выход которого подключен к первому входу первого элемента И, к второму входу которого подключен выход генератора импульсов, выход коммутатора подключен к входу первого двухполупериодного выпрямителя, выход которого подключен к первому входу элемента аналоговой памяти и через пиковый детектор к единичному входу второго триггера, выход которого подключен к второму входу элемента аналоговой памяти, выход которого подключен к первому входу второго компаратора, выход фазоинвертора также подключен через второй двухполупериодный выпрямитель к второму входу второго компаратора, и счетчик, введены третий триггер, элемент ПЛИ, три элемента И, причем первые входы второго и третьего элементов И подключены к выходу второго компаратора, а вторые входы - соответственно к нулевому и единичному выходам третьего триггера, единичный вход которого соединен с выходом первого компаратора, а нулевой - с выходом третьего элемента И, который подключен к нулевому входу второго триггера, выход второго элемента И подключен к единичному входу первого триггера.

единичный выход третьего триггера к первому входу четвертого элемента И, второй вход которого подключен к выходу генератора импульсов, а выход четвертого элемента И - к первому входу элемента ИЛИ, второй вхо1д которого подключен к выходу первого элемента И, выход элемента ИЛИ подключен к счетному входу счетчика.

Сущность изобретения заключается в том, что элемент аналоговой памяти фиксирует и хранит максимальное значение выходного напряжения сельсина в течение времени, равного J-4-At , где Т - период напряжения питания сельсина, - - временной интервал, пропорциональный углу поворота вала. Это позволяет сформировать за полпериода напряжения питания два временных интервала длительностью u.i. и путем преобразования этих интервалов в код снять |два отсчета угла поворота, что повышает быстродействие вдвое по сравнению с известным устройством.

На фиг. 1 показана структурная схема преобразователя; на фиг. 2 временные диаграммы его работы.

Устройство содержит источник 1 напряжения питания, подключенный к опррным входам формирователя 2 кода сектанта и фазоинвертора 3, сельсин 4, первичная обмотка которого подключена к источнику 1 напряжения питания, а вторичные обмотки - к входам коммутатора 5 и к другим входам формирователя 2 кода сектанта одни выходы которого подключены к управляющим входам коммутатора 5, а другой выход - к управляющему вход фазоинвертора 3, выход которого подключен к входу первогь компаратора 6, двухполупериодный выпрямитель 7, вход которого подключен к выходу коммутатора 5, а выход - к первому входу элемента 8 аналоговой памяти и к входу пикового детектора 9, выход которого подключен к единичному входу(S)триггера 10, единичный выход (Q) которого соединен с вторым входом элемента 8 аналогово памятиJ выход которого подключен к первому входу второго компаратора 11, второй вход которого через двухполупериодный выпрямитель 12 подключен к выходу фазоинвертора 3, триггер 13, нулевой вход (R) которого подключен к выходу первого компаратора, а единичный выход (Q) - к первому входу элемента И 14, второй вход которого соединен с выходом генератора 15 импульсов, а выход через элемент ИЛИ 16 - с входом счетчика 1 триггер 18, единичный вход (S) которго соединен с выходом первого компаратора 6,, а единичный выход (Q) с первым входом элемента И 19, второ вход которого подключен к выходу второго компаратора 11, а выход к нулевым входам (R) триггеров 10 и 18, элемент И 20, входы которого подключены к выходу второго компаратора 11 и нулевому выходу (5) триггера 18, а выход - к единичному входу (S) триггера 13, и элемент И 21, входыкоторого соединены с выходом генератора 15 импульсов и с единичным выходом триггера 18, а выход - с входом элемента ИЛИ 16.

Устройство работает следующим Образом.

Выходные напряжения UK, Uj, 1)5 сельсина 4 поступают на коммутатор 5 и формирователь 2 кода сектанта, который в зависимости от энака фазы этих напряжений относительно напряжения U питания источника 1 формирует код N грубого отсчета угла поворота -в- ротора сельсина, изменяющийся с дискретностью А-в-з т-60 где п О,1,2,...,5. Этот код заносится в стаЕ«иие разряды счетчика 17. Формирователь 2 кода сектанта вырабатывает сигналы управления коммутатором 5, с помощью которого выбирается одно из выходных напряжений сельсина Uj , где t 1,2,3, в зависимости от номера сектанта: в 1 и 4-м сектантах Ос Щг во 2 и 5-м Ui. Оз , в 3 и 6-м , Формирователь 2 кода сектанта вырабатывает сигнал управления фазоинвертором 3,- который в зависимости от признака четности сектанта или инвертирует напряжение lUp питания или передает его на входы компаратора 6 и двухполупериодного выпрямителя 12 без изменения полярности, так как для обеспечения требуемого алгоритма преобразования в данном устройстве необходимо, чтобы в любом сектанте выполнялось условие синфазности напряжений Uu и и„ .

I ..

Двухполупериодные выпрямители 7

к 12 выполняют функцию формирования модулей напряжений и IU|,1 соо тветственно, где U - напряжение на Емходё фазоинвертора.

В интервале времени (фиг. 2 х;элемент 8 аналоговой памяти работает в режиме слежения за изменением текущего значения напряжения lUi,l . В момент времени Н;л , соответствующий максимальному значению 1 Dim 1 напряжения iuCit Hr. 2о.) срабатывает пиковый детектор 9, импульс с выхода которого (Лиг. 2сГ устанавливает триггер 10 в единичное состояние (.фиг. 26) и переводит элемент 8 аналоговой памяти в режим хранения напряжения Ui,( , которое, учитывая сравнительно небольшое время хранения, остается в интервале Ч.д - i практически постоянным (фиг. 2а).

В момент времени , когда напряжения 1авд1 и lUft I равны .фиг. 2) срабатывает компаратор 11 и импульс с его выхода (фиг. 22:) , пройдя через элемент Н 20 (фиг. ) , устанавлнвает триггер 13 в единичное состояние (фиг. 2е).

Раэрешакхций потенциал с выхода триггера 13 поступает на управляющий вход элемента И 14, разрешает поступление счетных импульсов генератора 15 через элементы И 14 и ИЯЙ 16 на счетный вход счетчика 17 (фиг. 2т).

В момент времени -tj , йоответствукяций переходу напряжения Ui, через ноль в любом направлении ((из положительной области в отрицательную) или наоборо г , срабатывает KONmapaтор 6, импульс с выхода: которого (фиг. 2ь возвращает триггер 13 в исходное нулевое положение (фиг. 2е) . Запрещающий потенциал поступает на вход элемента И 14, и поступление счетных импульсов генератора 15 на счетчик 17 прекращается (фиг.2) Триггер 18 устанавливается в единичное состояние (фиг. 2,u,v:.) . Разрешаквдий потенциал с выхода Q триггера 18 (фиг, 2 и) подается на один вход элемента И 21, разрешает прохождение счетных кмпупъсов генератора 15 через элементы И 21 и

ИЛИ 16 на счетный вход счетчика 17 (фиг. 2л). ...

В момент времени i;,. напряжения . lUnl равны (но теперь уже в следующей четверти периода несущей частоты)), опять срабатывает компаратор 11, -импульс с выхода которого (фиг. 2г) проходит через элемент И 19 (Фиг. 2 мХ возвращает триг гер 18 в исходное нулевое состояние (фиг. 2 ц) , при этом разрешающий потенциал с управляющего входа элемента И 21 снимается и поступление счетных импульсов генератора 15 на счетчик 17 через элемент И 21 прекращается (фиг. 2к). Триггер 10 возвращается в исходное нулевое состояние (фиг. 2 &), вновь переводя элемент 8 аналоговой памяти в режим слежения.

Таким образом, за полпериода напряжения несущей частоты (временной интервал ij , фиг. 2,сх) преобразователем сформированы два отсчета угл поворота/в- в цифровой форме (фиг. 2щ,л; . 3 следующую половину периода, -временной интервал -fes Ц) устрой стар работает в аналогичной последовательности. Таким образок эа период напряжения несущей частоты формируются четыре отсчета угла поворота, что вдвое больше, чем в известном устройстве.

ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий источник напряжения питания, подключенный К первичной обмотке сельсина, опорным входам формирователя кода сектанта и фазоинвертора, вторичные обмотки сельсина подключены к входам коммутатора и другим входам, формирователя сектанта, одни выходы которого подключены к управляющим входам коммутатора, а другой выход к управляющему Входу фазоинвертора, выход которого подключен к входу первого компаратора, выход которого подключен к нулевому входу первог/ триггера, единичный выход которого подключен к первому входу первого элемента И, к второму входу которого подключен выход генератора импульсов, выход коммутатора подключен к входу первого двухполупериодного выпрямителя, выход которого подключен к первому входу элемента аналоговой памяти и через пиковый детектор к единичному входу второго триггера, выход которого подключен к второму входу элемента аналоговой памяти, выход которого подключен к первому входу второго компаратора, выход фазоинвертора также подключен через второй двухполупериодный выпрямитель к вторс «у входу второго компаратора, и счетчик, отличающийся тем, что, с целью повшиения быстродействия преобразователя, в него введены третий триггер, элемент ИЛИ, три злемента И, причем первые входы второго g и третьего элементов И подключены к выходу второго компаратора, а вторые входы - соответственно к нулевому и единичному выходам третьего триггера, единичный вход которого соединен с выходом первого компаратора, а нулевой - с выходом третьего элемента И, который подключен к нулевому входу второго триггера, выход второго элемента И подключен к единичному входу первого триггера, X единичный выход третьего триггера ф к первому входу четвертого элемента И, второй вход которого подклюC3R чен к выходу генератора импульсов, а выход четвертого элемента И - к ы первому входу элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, выход элемента ИЛИ подключен к счетному входу счетчика.

а

jffliira

ж

JL

JJ

Фиг.2

nt

.t

JL

-

JfflilUl