Преобразователь угла поворота вала в код Советский патент 1983 года по МПК G08C9/04 

того элементов И, а единичный выход третьего триггера подключен к вторым входам второго и седьмого элементов И и к С-входу шестого три1- гера, D -вход которого соединен с источником команды Пуск, а единичный выход подключен к третьим входам второго, пятого, шестого, седь-. мого элементов И и к другому входу

третьего элемента И, выход шестого элемента И подключен к входу вычитания первого реверсивного счетчика, выходы пятого и седьмого элементов И подключены соответственно к входам сложения и вычитания второго реверсивного счетчика, выходы которого подключены к входам второго дешифратора.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в информационно-измерительных системах для преобразования углового положения первичных датчиков в цифровой код. Известны преобразователи угла поворота вала в код, содержащие сельсин, первичная обмотка которого соединена с источникомJ aпpяжeния питания, переключатель, блок грубого отсчета, входы которого соединены с вторичными обмотками сельсина и ис точником нарряжения питания, первые выходы - с управляющими входами переключателя, вторые выходы - с входами старших разрядов счетчика, два компаратора, триггер, один из входов которого подключен к выходу второго компаратора, а выход - к одному из входов элемента И, другой вход которого соединен с выходом генератора импульсов, а выход - со счетным входом счетчика, выход которого явля ется выходом устройства, вторичные обмотки сельсина через выпрямители и переключатель соединены с одним из выходов второго компаратора, другой вход которого и вход первого компаратора подключены к источнику напряжения питания, а выходы первого компаратора подключены к источнику напряжения питания, а выходы первого компаратора подключены к управляющим входам блока грубого отсчета вентиля и к установочному входу счетчика СП. Недостатком преобразователя является низкое быстродействие, обусловленное наличием операции выпрямле ния фазных напряжений сельсина. Известно устройство, содержащее сельсин, первичная обмотка которого соединена с источником напряжения питания, а вторичные обмотки - с входами переключателя, два компаратора, блок грубого отсчета, входы которого соединены с вторичными обмотками сельсина и источником напряжения питания, первые выходы - с управляющими входами переключателя, второй выход - с управляющим входом фазоинвертора, сигнальный вход которого подключен к источнику напряжения питания, а выход - к одному входу второго компаратора, другой вход которого соединен с выходом элемента аналоговой памяти, сигнальный и управляющий входы которого сое динены соответственно с выходами переключателя и первого триггера, ёход которого подключен к выходу второго компаратьра, второй триггер, входы которого соединены с выходами компараторов, а выход - с одним из входов элемента И, другой вход которого соединен с выходом генератора импульсов, а выход - со счетным входом счетчика, выход которого является выходом устройства, пиковый детектор, вход которого;соединен с выходом переключателя, а выход - с входом первого триггера, причем вход первого компаратора подключен к выходу фазоинвертора С2 3. Недостатком такого преобразователя является, низкое быстродействие, обусловленное тем, что отсчет угла поворота вала в цифровой форме можно снять только один риз за период напряжения питания сельсина. Наиболее близким по техническому решению к,предложенному является преобразователь угла поворота вала в код, содержащий сельсин, выходы которого подключены к коммутатору и информационным входам блока грубого отсчета, один выход которого подклю чен к управляющему входу фазоинвертора, а другие выходы подключены к управляющим входам коммутатора, выход коммутатора подключен к входу . первого компаратора и к информационному входу элемента аналоговой памяти, источник напряжения питания подключенный к входу сельсина, к опорному входу блока грубого отсчета и через фазоинвертор к одному входу второго компаратора, выход ко торого подключен к нулевому входу первого триггера и к единичному вхо ду второго триггера, единичный выход первого триггера подключен к уп равлящему входу элемента аналоговой памяти, выход которого подключе к Другому входу второго компаратора выходы первого компаратора подключены к входам третьего триггера , ге нератор импульсов, подключенный к счетному входу четвертого триггера и к одному входу первого элемента И другой вход которого соединен с еди ничным выходом пятого триггера, выход четвертого триггера подключен к первому входу второго элемента И, выход котррого подключен к входу 1 сложе ния первого реверсивного счет1чика, выход первого реверсивного счетчика подключен к входу первого дешифратора, первый элемент ИЛИ, входы которого соединены с еди ничными выходами второго- и третьего триггеров, а выход подключен к второму входу второго элемента И ,оди выход первого компаратора подключен к нулевому входу второго триггера, а другой выход - к единичному входу пятого триггера, нулевой вход которого и единичный вход первого триггера соединены с выходом перJBoro дешифратора, регистр, установочные входы которого соединены |с выходами разрядов реверсивного icчeтчикa, а управляющий вход соедин.ен с выходом первого компаратора, выход первого элемента И подключен к входу вычитания первого реверсивного счетчика 3. Недостатком такого преобразователя является невысокое быстродейст вие, поскольку частота смены информации в преобразователе равна частоте напряжения питания. Цель изобретения - повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий сельсин, выходы которого подключены к коммутатору и информационным входам блока грубого отсчета, один выход которого подключен к управляющему входу фазоинвертора, а другие выходы подключены к управляющим входам коммутатора, выход коммутатора подключен к входу первого компаратора и к информационному входу элемента аналоговой памяти,, источник напряжения питания, подключенный к входу сельсина, к опррному входу блока грубого отсчета и через фазоинвертор к одному входу второго компаратора, выход которого подключен к нулевому входу первого триггера и к единичному входу второго триггера, единичный выход первого триггера подключен к управляющему входу элемента аналоговой памяти, выход которого подключен к другому входу второго компаратора, выходы первого компаратора подключены к входам треть- . его триггера, генератор импульсов, подключенный к счетному входу четвертого триггера и к одному входу первого элемента И, другой вход которого соединен с единичным выходом пятого триггера, выход четвертого триггера подключен к первому входу второго элемента И, выход которого подключен к входу сложения первого реверсивного счетчика, выход первого реверсивного счетчика подключен к входу .первого дешифратора, первый элемент ИЛИ, введены третий, четвертый, пятый, шестой и седьмой элементы И, второй элемент ИЛИ, шестой триггер, счетчик, второй дешифратор, выходы дешифраторов через второй элемент ИЛИ подключены к единичному входу первого триггера и к нулевому входу пятого триггера, выходы первого компаратора через первый элемент ИЛИ подключены к одному входу третьего элемента И, выход которого подключен к нулевому входу второго триггера и к единич-. ному входу пятого триггера, выход второго триггера подключен к одному входу четвертого элемента И, другой вход которого соединен с генератором 5 импульсов, а выход подключен к счет чику, выход четвертого триггера под ключен к .первому входу пятого элемента И, выход первого элемента И подключен к первым входам шестого и седьмого элементов И, нулевой выход третьего триггера подключен к вторым входам пятого и шестого элементов И, а единичный выход третьего триггера подключен к вторым входам второго и седьмого элементов И и к С-входу шестого триггера, ко торого соединен с источником команд Пуск, а единичный выход подключен к третьим входам второго, пятого, шестого, седьмого элементов И и к другому входу третьего, элемента И выход шестого элемента И подключен к входу вычитания первого реверсивного счетчика, выходы пятого и седь мого элементов И подключены соответственно к входам сложения и вычи тания второго реверсивного счетчика выходы которого подключены к входам второго дешифратора. На фиг. 1 показана структурная схема преобразователя; на фиг. 2 временные диаграммы, поясняющие при цип его работы. Преобразователь содержит сельсин I,первичная обмотка которого подключена к источнику 2 напряжения питания, а вторичные обмотки через коммутатор 3 - к входу первого компаратора k, блок 5 грубого отсчета, выходы которого соединены с вторичными обмотками сельсина 1 и источником 2 напряжения питания, а выходы - с управляющими входами комму татора 3 и с управляющим входом фазо инвертора 6, сигнальный вхЪд которого подключен к источнику 2 апряжения питания, а выход - к одному из входов второго компаратора 7, другой вход которого соединен с выходом эле мента 8 аналоговой памяти, сигнальный и управлякйций входы которого соединены соответственно с выходами коммутатора 3 и триггера 9, входы ЗиЛ которого соединены соответственно с выходом элемента ИЛИ 10 и общей точкой соединения выхода второго компаратора и входа S триггера I1,вход R которого подключен к выходу элемента И 12, а выход - к одному из входов элемента И 13, другой вход которого подключен к выходу генератора И импульсов, а выход - к счетному входу счетчика 15, выход 96 которого является выходом младших разрядов преобразователя, входы элемента ИЛИ 16 соединены с выходами первого компартора , а выход подключен к одному из входов элемента И 12, другой вход которого соединен с выходом триггера 17, а выход элемента И 12 подключен к входу S триггера 18, вход которого подключен к выходу элемента ИЛИ 10. Выход три1- гера 18 подключен к одному из входов элемента И 19, другой вход которого соединен с выходом генератора Н импульсов и счетным входом триггера 20. Входы триггера 21 соединены с выходами первого компаратора k. Первые входы элементов И 22-25 соединены с выходами элемента И 19 и триггера 20, вторые входы элементов И 22 -25 соединены с выходами триггера 21, а третьи входы - с выходом триггера 17) вход синхронизации ( С ) которого соединен с единичным выходом триггера 21. D-вход триггера 17 соединен с источником команды Пуск ( не показан. Входы реверсивных счетчиков 26 и 27 соединены с выходами элементов И 22, 2 и 23, 25 соответственно, а выходы с входами дешифраторов 2В и 29, выходы которых подключены к входам элемента ИЛИ 10. Преобразователь работает следующим образом. Напряжения U. .з, вторичных обмоток сельсина 1 поступают на блок 5 грубого отсчёта. Этот блок, в зависимости от знака фазы указанных напряжений относительно напряжения Uj, питания, сельсина, снимаемого с выхода источника 2, формирует код N.грубого отсчета угла поворота & ротора сельсина, который изменяется с дискретностьюд6 К 60 (где ,1,...5) и является выходным кодом старших разрядов преобразователя; сигналы управления коммутатора 3, который подключает к входу компаратора одно из фазных напряжений U сельсина (в 1- и сектантах Uif U,, , во 2- и сектантах 11-1 0,,, а в 3 и 6-м сектантах Щ U2); сигнал управления фазоинвертором 6, который в зависимости от номера сектанта инвертирует напряжение U, питания или пропускает его на вход компаратора 7 без изменения полярности, что нужно для обеспечения синфазности напряжений U и напряжения U на выходе фазоинвертора фиг,2,а). В исходном состоянии триггер 17 и триггеры 9, П и 18 находятся в положении О, счетчик 15 и реверсивные сметчики 26 и 27 установлены в нуль. Триггер 20, выполняя функции делителя частоты f-f тактовых импульсов генератора k на два, поочередно перебрасывается из одного положения в другое этими импульсами а триггер 21 - выходными импульсами компаратора , срабатывающего в моменты времени, соответствующие пере ходу напряжения U из отрицательной области в положительную (фиг.2,г) и обратно фиг.2,д). Процесс измерения наминается с м мента подачи разрешающего потенциал высокого уровня, соответствующего уровню логической 1 на вход Пуск преобразователя (фиг.2,б). При очередном переходе напряжения U из от рицательной области в положительную импульс с первого выхода компаратора (фиг.-2,г проходит через элеме ИЛИ 16 ( но не проходит через элемен И 12), устанавливает задним фронтом .триггер 21 в положение 1 (фиг.2,е перепад потенциала с единичного выхода которого устанавливает триггер 17 в положение 1 (фиг.2,в). При этом разрешающий потенциал появляется на третьих входах элементов И 22-25 и на вторых входах элементов И 22 и 23. Импульсы с частотой Y/l с выхода триггера 20 проходят через элемент И 22 на вход- сложения реверсивного счетмика 26 в течение первого полупериода напряжения (фиг.2,з). В момент времени, соответствующий переходу этого напряжения из положительной области в отрицательную (фиг.2,а, вновь срабатывает компаратор А , импульс с второго выхода к торого (фиг,2,д) проходит- через эле менты ИЛИ 16 и И 12 на вход S триггера 18 и устанавливает его в положение 1 ( фиг..2 ,н ). При этом разре шающий потенциал с единичного выход триггера 18 о,ткрывает элемент И 19 и тактовые импульсы генератора I с частотой f проходят на первые вх ды элементов И 23 и , из которых в зависимости от положения триггера 21 будет открыт только один. Триггер 21 устанавливается в положение О и разрешающий потенциал с нуле29вого выхода триггера. 21 (фиг.2,ж) поступает на вторые входы элементов И 2 и 25, при этом импульсы с частотой т|2 с выхода триггера 20 проходят через элемент И 25 на вход сложения реверсивного сметчика 27 в течение второго полупериода напряжеи (фиг.2,л), а импульсы .с час-. ния тотой , с выхода генератора И мерез элементы И 19 и 2 - на вход вычитания реверсивного сметмика 2б (Лиг.2,и). Так как в режиме вычитания импульсы на реверсивный счетчик 2б поступают с частотой, вдвое большей, чем в режиме сложения, он устанавливается в нулевое состояние за интервал времени равный Т/4 ( где Т - период напряжения U) с момента перехода напряжения из положительной области в отрицательную. Нулевое состояние реверсивного сметчика 26, соответствующее амплитудному знамению (фиг.2,а), фиксируется дешифратором 28, импульс с выхода которого (фиг.2,к) проходит мерез элемент ИЛИ 10 и возвращает триггер 18 в j cходное положение О (фиг.2,н). При. этом прекращается поступление импульсов генератора I .на реверсивный сметчик 26 через элементы И 19 и 2. Триггер 9 устанавливается в положение 1 (фиг.2,о), при этом разрешающий потенциал с единичного выхода триггера 9 переводит элемент 8 аналоговой памяти в режим хранения амплитудного значения и.,иапряжения Ui,KOTopoe до cpaбiaтывaния компаратора 7 остается практически постоянным (фиг. 2,а) .В момент времени,когда значение U- напряжения U{ становится равным текущему знамению напряжения ип (и,- Ul ), срабатывает компап пуя п ратор 7, импульс с выхода которого фиг.2,п) возвращает триггер 9 в (фиг.2,о). Эле-, ходное положение мент 8 аналоговой памяти вновь переходит в режим слежения (фиг.2,а). Триггер 11 устанавливается в положение 1 (фиг.2,р). При этом разрешающий потенциал с выхода триггера 11 открывает элемент И 13 и импульсы генератора } начинают заполнять сметчик 15 (фиг.2,с). В момент времени, соответствующий переходу напряжения U. из отрицательной области в положительную, вновь срабатывает компаратор 4; импульс с первого выхода которого (фиг. 2.,г) 5: проходит через элементы ИЛИ 16 и И 12 и возвращает триггер 11 в исхо нее положение О (фиг.2,рЬ При этом прекращается поступление импул сов генератора И на сметчик 15 (фиг.2,с и в нем остается код пропорциональный в в диапазаоне 60. Триггер 18 устанавливается в положе ние 1 ( фиг.2,н), при этом разрешающий потенциал с выхода триггера 18 открывает элемент И 19 и импульсы генератора 1А поступают на первы входы элементов И 23 и 2, проходя через один из них в зависимости от состояния триггера 21. Триггер 21 устанавливается в положение 1, пр этом разрешающий потенциал с единич ного выхода триггера 21 (фиг,2,е) подается на вторые входы элементов И 22 и 23. Импульсы с частотой -j-/2 с выхода триггера 20 проходят через элемент И 22 на вход сложения реверсивного счетчика 26 в течение третьего полупериода напряжения (фиг.2,з), а импульсы с частотой f с выхода генератора 1 через элементы И 19 и 23 - на вход вычитания реверсивного счетчика 27 (фиг.2,м). Так как в ре жиме вычитания импульсы на ре.версивный счетчик 27 поступают с частотой вдвое большей, чем е режиме сложения, он устанавливается в нулевое состояние за интервал времени, равный с момента последнего перехода напряжения из отрицатель ной области в положительную. Нулевое состояние реверсивного счетчика 27, соответствующее амплитудному значению U в области положительных значений (фиг. 2,а). фиксируется де шифратором 29, импульс с выхода коI29 .0 торого (фиг.2,к) проходит через элемент ИЛИ 10, возвращает триггер 18 в исходное положение О (фиг.2,н и устанавливает триггер 9 в положение 1 фиг.2,о). При этом разрешающий потенциал с единичного выхода триггера 9 переводит элемент 8 аналоговой памяти в режим хранения амплитудного значения U напряжения и (фиг. 2,а). В момент времени,. KOI- да выполняется равенство ,, срабатывает компаратор 7, импульс с выхода которого (фиг.2,п ) возвращает триггер 9 в исходное положение О (фиг.2,о, при этом элемент 8 аналоговой памяти вновь переходит в режим слежения (фиг.2,а). Триггер 11 устанавливается в положение 1(фиг.2,р/. .Разрешающий потенциал с выхода триггера 11 открывает элемент И 13, и импульсы генератора И начинают заполнять счетчик 15 (фиг.2,с) до момента перехода напряжения U/ из положительной области в отрицательную и очередного срабатывания компара- тора . Дальнейшая последовательность опеаций аналогична рассмотренной выше. Чтобы закончить процесс измереия, достаточно снять разрешающий потенциал с входа Пуск, при этом лижайший перепад потенциала 0-1 а С-входе триггера 17 устанавливает го в положение 0. Такое выполнение преобразователя озволяет получить два отсчета угла оворота в каждом периоде напряжеия U.f п кроме первого (фиг.2,с) то повышает быстродействие преобазователя вдвое по сравнению с изестным.

i