Коммутирующее устройство последовательного действия Советский патент 1984 года по МПК G11C19/00 H03K5/15 

Изобретение относится к автоматике и может быть использовано в качестве распределителя информации.

Известно коммутирующее устройство последовательного действия, содержащее ячейки, состоящие из элементов памяти, конденсаторов, развязывающих элементов и ключа управления, включенного в общую цепь питания и цепь разрядки конденсатора 1.

Недостатком такого коммутатора последовательного действия является сложность схемы и зависимость структуры ячейки от выбора основного запоминающего элемента, что приводит к снижению надежности и функциональных возможностей.

Наиболее близким техническим рещением к изобретению является коммутирующее устройство последовательного действия, каждая ячейка которого содержит элемент памяти, вход которого соединен с входом ячейки, а один из выводов питания через ключ управления соединен с общей щиной питания, конденсатор, один из выводов которого соединен с общей щиной питания, а другрй - с первым выводом первого развязывающего элемента, и второй развязывающий элемент.

При этом второй вывод первого развязывающего элемента соединен с первым входом элемента ИЛИ-НЕ и точкой соединения ключа управления с элементом памяти, второй вход элемента ИЛИ-НЕ соединен с выходом согласующего элемента, выход элемента ИЛИ-НЕ соединен с входом ключа управления, вход согласующего элемента соединен с выходом датчика тока, включенного в цепи конденсатора 2.

Недостатком известного устройства является низкая надежность, обусловленная возможностью появления ложной информации из-за неполной разрядки конденсатора через входные цепи следующей ячейки.

Цель изобретения - повыщение надежности устройства.

Поставленная цель достигается тем, что в коммутирующее устройство последовательного действия, каждая ячейка которого содержит элемент памяти, вход которого соединен с входом ячейки, а один из выводов питания через ключ управления соединен с общей щиной питания, конденсатор, один из выводов которого соединен с общей щиной питания, а другой - с первым выводом первого развязывающего элемента, и второй развязывающий элемент, в состав каждой ячейки введен разрядный ключ, который через резистор соединен с выводами конденсатора, и элемент НЕ-И, инверсный вход которого подключен к выходу элемента памяти, второму выводу первого развязывающего элемента и прямому входу элемента НЕ-И предыдущей ячейки, прямой вход - к выходу элемента памяти следующей ячейки, а выход элемента НЕ-И подключен к входу управления разрядного ключа, при этом точка соединения конденсатора с первым развязывающим элементом подключена через второй развязывающий элемент к выходу элемента памяти.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит ключ 1 управления, вход которого соединен с тактовым входом- 2 устройства, и ячейки 3, каждая из 1 оторых содержит элемент 4 памяти, конденсатор 5, резистор 6, разрядный ключ 7, развязывающие элементы 8 и 9 и элемент НЕ-И 10.

Выход 11 каждой -из ячеек 3 соединен с входом 12 элемента 4 памяти следующей ячейки 3. Один из выводов 13 питания элемента 4 памяти соединен с щиной 14 питания, а другой вывод 15 питания элемента 4 памяти через ключ 1 управления соединен с общей щиной 16 питания и с одним из выводов конденсатора 5, который через последовательно соединенные резистор 6 и разрядный ключ 7 соединен с другим выводом того же конденсатора 5, соединенным через развязывающие элементы 8 и 9 с выходом 17 элемента 4 памяти, который соединен с инверсным входом элемента НЕИ 10 предыдущей ячейки 3 и с выходом 11 своей ячейки 3, выход элемента НЕ-И 10 соединен с входом разрядного ключа 7.

Элемент 4 памяти может быть выполнен на реле, динисторах, тиристорах, тунельных диодах и ... т.д. В качестве ключа 1 управления можно использовать кнтакты реле, транзистор и тиристор, в .качестве развямывающих элементов 8 и 9 - диоды, дииисторы или их комбинации с контактами реле элемента 4 памяти.

Выбор необходимого элемента определяется дополнительными требованиями к устройству. Как отдельные элементы; так и вся схема может иметь интегральное исполнение.

Устройство работает следующим образом.

При отсутствии записи элемент 4 памяти ячеек 3 находится в невозбужденном (непроводящем) состоянии. Изменение состояния ключа 1 управления на него не влияет.

Запись «1 в ячейки 3 памяти производится при отсутствии тактовых импульсов. При отсутствии тактовых импульсов на входе 2 ключ 1 управления находится в проводящем состоянии, обеспечивая питанием элементы 4 памяти ячеек 3 памяти

При подаче импульсов записи на вход 12 элементов 4 памяти они переходят в возбужденное (проводящее) состояние и остаются в таком состоянии после прекращения действия сигнала записи.

При приходе на вход 2 очередного тактового импульса ключ 1 управления приходит в непроводящее состояние, обесточивая цепь питания элементов 4 памяти ячеек 3 и разрывную цепь разрядов нх конденсаторов 5 через входные цепн следующих ячеек 3. В зависимости от внутренних соединений элемента 4 памяти, определяемых дополнительными требованиями к устройству, как и в других аналогичных устройствах, заряд конденсаторов 5 может производиться или одновременно с записью «1 в элемент4 памяти, или в момент прихода тактового импульса. В последнем случае элемент 4 памяти находится в возбужденном (проводящем) состоянии до окончания заряда конденсатора 5 через выходную цепь элемента 4 и развязывающий элемент 8. Разряд конденсатора 5 не происходит, так как цепь его разряда разорвана ключом 1 управления. После возвращения ключа 1 управления в прежнее (проводящее) состояние замыкается цепь разряда конденсатора 5 через развязывающий элемент 9 и входную цепь следующей ячейки 3. После перехода элемента 4 памяти следующей ячейки 3 памяти в возбужденное (проводящее) состояние изменяется потенциал ее входа 12 и развязывающий элемент 9 рассматриваемой ячейки 3 памяти запирается. Разряд конденсатора 5 прекращается. Записанная информация сдвигается на один шаг. Дальнейшая работа устройства аналогична первому такту. Включение элемента 4 памяти вызывает появлеиие разрешающего сигнала «1 на прямом входе элемента НЕ-И 10 преды- , дущей ячейки 3. Если ее элемент 4 памяти находится в невозбужденном (непроводящем) состоянии, то сигнал lia инверсном входе ее элемента НЕ-И 10 отсутствует, что вызывает появление сигнала на выходе элемента НЕ-И 10 и, следовательно, включение разрядного ключа 7 и разряд .конденсатора 5 через резистор 6 и разрядный ключ 7, устраняя возможность появления ложной информации из-за неполного разряда конденсатора 5 через вход следующей ячейПри наличии записи «1 в соседние ячейки в разряде конденсатора нет необходимости в цепь разряда не включается из-за появления сигнала на инверсном входе элемента НЕ-И 10. Величина мощности резистора 6 определяется допустимой мощностью разрядного ключа 7 и может быть выбрана значительно меньще входного сопротивления элемента 4 памяти, что позволяет сократить потери времени иа разряд конденсаторов, а следовательно, повысить быстродействие устройства. Полная согласованность работы цепей разряда конденсаторов с работой элементов памяти позволяет больще использовать напряжение заряженных конденсаторов, в результате чего уменьщить величину их емкости и время переходных процессов при заряде и разряде конденсаторов через выходные и входные цепи элементов памяти , что повышает надежность и быстродействие предлагаемой схемы.

КОММУТИРУЮЩЕЕ УСТРОЙСТВО ПОСЛЕДОВ АТЕЛБНОГО ДЕЙСТВИЯ, каждая ячейка которого содержит элемент памяти, вход которого соединен с входом ячейки, а один из выводов питания через ключ управления соединен с общей шиной питания, конденсатор, один из выводов которого соединен с общей щиной питания, а другой - с первым выводом первого развязывающего элемента, и второй развязывающий элемент, отличающееся тем, что, с целью повышения надежности, в каждую ячейку введен разрядный ключ, который через резистор соединен с выводами конденсатора, и элемент HjE-И, инверсный вход которого подключен к выходу элемента памяти, второму выводу первого развязывающего элемента и прямому входу элемента НЕ-И предыдущей ячейки, прямой вход - к выходу элемента памяти следующей ячейки, а выход элемента НЕ-И подключен к входу управления разрядного ключа, при этом точка соединения конденсатора с первым развязывающим элементом подключена через второй развязывающий элемент к выходу элемента памяти.