Аналоговое мажоритарное устройство Советский патент 1984 года по МПК H03K19/23 H05K10/00 

Изобретение относится к автомати ке и может быть использовано при построении высоконадежных резервированных систем управления, Известно аналоговое мажоритарное устройство, содержащее компараторы, пходы. коТ-орых соединены с входами коммутатора, а выходы - с входами дешифратора, выходы которого через ключи соединены с управляющими входами коммутатора, выход которого соединен с входом усилителя СПНаиболее близким к изобретению является аналоговое мажоритарное устройство, содержащее .по числу каналов сумматоры, соединенные через нелинейные элементы и входные ключи с входами блока выделения среднего арифметического сигнала, выход кото . рого подключен к входам сумматоров выходы которых через пороговые и н копительные элементы соединены с у равляющими входами входных ключей и входами релейного элемента, выход которого подключен к индикаторам С2 Недостаток известных устройств заключается в отсутствии адаптации к уровням входных сигналов. Цель изобретения - расширение области применения и повышение достоверности работы устройства за сче реализации в нем алгоритма усреднения с управляемым порогом. Поставленная цель достигается тем, что аналоговое мажоритарное устройство, содержащее по числу каналов входные ключи, блок вьщеления среднего арифметического сигнала, содержит блок аналоговой памяти, компаратор знака, блок вьщеления разности, блок вьщеления модуля сигнала, блок задания порога, блок компараторов сигналов и дешифратор неисправного канала, выходы входных ключей соединены соответственно с входами блока выделения среднего арифметического сигнала, выход кото рого соединен с входами блока анало говой памяти и с входами блока выде ления разности, выходы которого сое динены с соответствующими сигнальными входами блока компараторов сигналов, выходы блока аналоговой памяти соединены с входами компаратора и с входом блока вьщеления модуля сигнала, управляющий вход которого соединен с выходом компарато ра знака, а выход через блок задани порога - с задающими входами блока компараторов сигналов, выходы которых через дешифратор неисправного канала соединены с управляющими входами соответствующих входных ключей. На чертеже приведена блок-схема аналогового мажоритарного устройства. Устройство содержит блок 1 выделения среднего арифметического сигнала блок 2 аналоговой памяти, компаратор 3 знака, блок 4 выделения разности, блок 5 выделения модуля сигнала, блок 6 задания порога, блок 7 компараторов сигналов, дешифратор 8 неисправного канала, входные ключи , переключатель 10 режима, переключатель 11 знака, выходы 12 j-12| каналов, выходы 13 блока вьзделения разности, выход 14 блока аналоговой памяти, выход 15 компаратора знака, выход 16 блока вьщеления модуля сигнала, выходы 17 блока компараторов сигналов. Блок 1 содержит резисторы 18, ключ 19, операционный усилитель 20; в блок 2 - резисторы 21, конденсатор 22, операционньй усилитель 23; блок 3 - резисторы 24, операционный усилитель 25; блок 4 - резисторы 26, операционные усилители 27; блок 5 - резисторы 28, операционный усилитель 29; блок 6 - резисторы 30, переменный резистор 31, операционньгй у с илитель 32; блок 7 - резисторы 33, операционные усилители 4; блок 8 - первые 35 и вторые 36 элементы ИЛИ, первые 37 и вторые 38 ключи, выход 39 устройства. Выходы каналов через входные ключи 9-,9 соединены с входами блока 1 выделения среднего арифметического сигнала, выход которого соединен с входом блока 2 аналоговой памяти и с входами блока 4 выделения разности, выходы 13 которого соединены с сигнальными входами блока компаратора 3 знака и с входами блока 5 вьщеления модуля сигнала., а выход 15 компаратора знака через контакты переключателя 11 знака соединены с входом блока 3 вьщеления модуля сигнала, выход 16 которого через блок 6 задания порога соединен с опорными входами блока 7 компараторов, выходы 17 последних через дешифратор отказавшего канала 8 посредством контактов ключей включены в выходные цепи каналов. Аналоговое мажоритарное устройство работает следующим образом. 3 Выходные напряжения U -U кан лов поступают на блок 1, где на вы ходе операционного усилителя 20 по лучается среднее арифметическое зн чение входных напряжений Это напряжение является выходным и поступает на,выход 39 устройства потребителям. Одновременно оно поступает на блок аналоговой памяти, где запоминается с частотой выборки определяемой внешним генератором (не показан). Такое решение определяется динамическими характеристика системы и сделано из соображений того, что наличие среднего значения из предьщущего такта устраняет ложные срабатьгеания из-за запаздывания формирования среднего значения отно сительно текущих значений сигналов а также для того, чтобы повысить безотказность по отношению к быстрым отказам. Блок 2 имеет два режима: режим записи (переключатель .10 замкнут) и режим хранения или фиксации (ключ 10 разомкнут). Напряжение с выхода блока 2 поступает на блок 5 вьщелен модуля сигнала, который управляется компаратором 3 знака так, что выход ное напряжение усилителя 29 имеет одну полярность и не зависит от зна ка усредненного и запомненного сигнала. Для этого переключатель 11 подключает запомненный сигнал на прямой или инверсный входы усилителя 29 в зависимости от полярности сигнала. После вьщеления модуля сигнала к нему добавляется порогово напряжение U, а напряжение модуля сигнала умножается на К, где К относительный коэффициент, определя щий зависимость переменной части по рога от величины запомненного среднего сигнала. Таким образом Ырог о порог ср где Ug - величина постоянная, равная ЯДА rnrtx BbiS где AUrtAA допустимая ошибка си темы, аддитивная сос тавляюгаая; - макснматгьно возможная крутизна сигналов нормально работающей системы;T.f - период выборки, за которого сигнал может измениться. Полученное таким образом итоговое пороговое напряжение используется в качестве опорного в блоке 7 компараторов. Среднее арифметическое значение ранее полученного напряжения с усилителя 20 вычитается алгебраически из текущего значения напряжения каждого канала на вычитающих усилителях 27, с выходов которых напряжения поступают как сигнальные в блок.7 компапаторов. На выходах 13 усилителей 27 напряжения могут иметь разный знак, поэтому к выходу каждого усилителя 27 подключены два компаратора, по одному на каждый знак. В случае превышения разностным напряжением величины и по любому каналу и по любому знаку срабатывает соответствующий компаратор и через элементь ИЛИ блока 8 выдается сигнал отказа соответствующего канала, причем с помощью ключей , отказавший канал исключается из усреднения с одновременным изменением коэффициента передачи усилителя 20 лосредством ключа 38, контакты которого включены в цепь обратной связи усилителя 20. Сам ключ 38 включается через элемент ИЛИ 36 при отказе любого канала. При отказе следующего канала также происходит изменение коэффициента передачи усилителя 20 (не показано) айалогичным образом. Аналоговое мажоритарное устройство позволяет создать систему с адаптацией к уровню входных сигналов, без которой работа в зоне значений сигналов, близкой к нулю, приводит к пропуску сигналов (если порог выбран по максимуму входного сигнала), если порог выбран по минимуму входного сигнала, то при максимальном сигнале возможны случаи выдачи ложных сигналов. Изменение величины порога в предлагаемом устройстве достигается простым поворотом движка потенциометра переменного резистора 33, а в устройствах с параметрическими мажоритарными устройствами приходится изменять по отдельности коэффициенты усиления отдельно взятых блоков системы.

АНАЛОГОВОЕ МАЖОРИТАРНОЕ УСТРОЙСТВО, содержащее по числу каналов входные, ключи, блок выделения среднего арифметического сигнала, отличающееся тем, что, с целью расширения области применения и повышения достоверности его работы, оно содержит блок аналоговой памяти, компаратор знака, блок вьщеления разности, блок вьщеления модуля- сигнала, блок задания порога, блок компараторов сигналов и дешифратор неисправного канала, выходы 9ХОДНЫХ ключей соединены соответственно с входами-блока выделения среднего арифметического си нала, выход которого соединен с входами блока аналоговой памяти и с входами блока вьщеления разности, выходы которого, соединены с соответствующими сигнальными входами блока компараторов сигналов, выходы блока аналоговой памяти соединены с входом компаратора знака и с входом блока вьщеления модуля сигнала, управляющий вход которого соединен с выходом компаратора знака, а выход через блок зада(Л ния порога - с задающими входами блока компараторов сигналов, выходы которых через дешифратор неисправного канала соединены с управляющими входами соответствующих входных ключей. СХ) 4 Х 00 ;о