Устройство для измерения ударного объема сердца Советский патент 1984 года по МПК A61B5/02 

Изобретение относится к медицинской технике, а именно, к реоплетиэмографическим диагностическим устрой ствам. Известно устройство для исследования центральной гемодинамики, . предназначенное для измерения ударного объема сердца и содержащее реоплетйзмограф, усилитель, дифференциагтор, блок выделения положительной полуволны, блок выделения отрицатыльной полуволны и интегратор ij . Недостатком данного устройства является низкая точность измерения ударного объема сердца, обусловленная интегрированием относительно фиксированного нулевого уровня дифференцированной реоплетизмограммы. Наиболее близким по технической сущности к изобретению является реоплетизмо граф, предназначенный для измерения ударного объема сердца и содержащий последовательно соединенные усилитель дифференцированной реоплетизмограммы и интегратор, а также суммирующий усилитель, множите льно -делительный блок и формирователь управляющих, сигналов . Недостатком известного устройства является то, что для вычисления ударного объема сердца в текущем цик ле его сокращения используются данные о минимуме дифференцированной реоштеЛизмограммы предыдущего цикла работы сердца. Однако наложение дыхательных волн экстрасистол и других видов аритмии приводит к изменению амплитудновременных параметров реоплетизмограммы от периода к периоду более, чем в два раза. Поэтому обеспечить высокую точность измерения .ударного объема сердца в текущем цикле работы сердца таким устройством невозможно. Цель изобретения - повьшение точности измерения ударного объема серд ца в каждом цикле его сокращения. Поставленная цель достигается тем что в устройство для измерения ударного объема сердца, содержащее после довательно соединенные усилитель диф ференцированной реоплетизмограммы и Интегратор, а также суммирующий усилитель , множительно-делительный блок и формирователь управляющих сигналов введены первый элемент памяти, включенный между интегратором и суммирую щим усилителем, второй элемент памяти, включенный между суммирующим усилителем и множительно-делительным блоком, последовательно- соединенные таймер, третий элемент памяти и блок . перемножения, выход которого соединен с инвертирующим входом суммирующего усилителя, четвертый элемент памяти, выход которого подключен к второму входу блока перемножения, и последовательно соединенны компаратор и блок логического сложения, выход которого соединен с управляющими входами первого, третьего и четвертого элементов памяти, а второй вход - с управлякщими входами интегратора и второго элемента памяти, с входом таймера и с выходом формирователя управляющих сигналов, причем первый вход компаратора соединен с выходом усилителя дифференцированной реоплетизмограммы и с информационным входом четвертого элемента памяти, а второй вход компаратора подклйчен к второму входу блока перемножения. Такое выполнение устройства обеспечивает повьппение точности вычисления ударного объема сердца в каждом цикле его сокращения, благодаря тому, что в течение каждого цикла работы сердца кривая дифференцированной реоплетизмограммы интегрируется относительно произвольного фиксированного уровня с одновременньм вычислением постоянной интегрирования в виде поправки, равной произведению времени интегрирования и текущего значения диффе ренциров анной реоплетизмо граммы относительно выбранного фиксированного уровня. Сумма результата интегрирования и поправки на момент достижения дифференцированной реоплег тизмограммой минимального значения определяет, с точностью до постоянного коэффициента, значение ударного объема сердца в текущем периоде его сокращения. На чертеже представлена структурная электрическая схема устройства для измерений ударного объема сердца. Устройство содержит последовательно соединенные усилитель 1 дифференцированной реоплетизмограммы, интегратор 2, первый элемент 3 памяти, суммирующий усилитель 4, второй элемент 5 памяти и множительно-делительный блок 6, последовательно соединенные таймер 7, третий элемент 8 памяти и блок 9 перемножения, выход которого соединен с инвертирующим входом суммирующего усилителя 4, четвертый элемент 10 памяти, выход которо,го подключен к второму входу блока 9 перемножения, последовательно соединенные компаратор 11 и блок 12 логического сложения, выход которого соединен с управляющими входами первого 3, третьего 8 и четвертого 10 элементов памяти, и формирователь 13 управляющих сигналов, выход которого соединен с управляющими входами интегратора 2 и второго элемента 5 памяти, с входом таймера 7 и с вторым входом блока 12 логического ело- жения, причем первьй вход компарато ра 11 соединен с выходом усилителя дифференцированной реоплетизмограммы а второй вход компаратора 11 подклю чен к второму входу блока 9 перемножения. Устройство работает следующим образом. Начало времени интегрирования в каждом цикле работы сердца опреде ляется импульсом, поступающим, с выхода формирователя 13 управляющих сигналов на управляющие входы интегратора 2 и второго элемента 5 памя ти, на вход таймера 7 и на второй вход блока 12 логического сложения. Входным сигналом формирователя 13 управляющих сигналов является какой-либо физиологический сигнал, периодически изменяющийся в ритме сокращения сердца, например, сигналы реоплетизмограммы,электрокардиограм мы или артериального давления. В частности, при использовании сигн ла реоплетизмограммы, импульс на вы ходе формирователя 13 управляющих сигналов появляется в момент смены знака сигнала дифференцированной реоплетизмограммы с отрицательного на положительный, сопровождающийся отчетливым подъемом кривой дифференцированной реоплетизмограммы. Управляющим импульсом интегратор приводится в исходное состояние, таймер 7 запускается, а на выходе блока 12 логического сложения появля ется сигнал, поступающий на управляю щие входы первого 3, третьего 8 и четвертого 10 элементов памяти, на выходах которых появляются сигналы, равные сигналам на их входах. Сигнал дифференцированной реоплетизмограммы, с выхода усилителя 1 5« диффе ре нциров аи ной ре о пле тизмо граммы поступает на вход интегратора 2. Сигнал, пропорциональньй значению интеграла дифференцированной реоплетизмограммы, с интегратора 2 поступает на вход первого элемента 3 памяти. Первый элемент 3 памяти запоминает сигнал, величина которого пропорциональна интегралу дифференцированной реоплетизмограммы на момент поступления управляющего сигнала с выхода блока 12 логического сложения на управляющий вход первого элемента 3 памяти. С выхода первого элемента 3 памяти сигнал поступает на первый вход суммирующего усилителя 4, на второй (инвертирующий) вход которого поступает сигнал с выхода блока 9 перемножения, формирующего поправку, равную произведению выходных сигналов третьего элемента 8 памяти и четвертого элемента 10 памяти. Сигнал на выходе третьего элемента 8 памяти пропорционален интервалу времени от смены знака сигнала дифференцированной реоплетизмограммы с отрицательного на положительный, сопровождающейся отчетливым подъемом кривой дифференцированной реоплетизмограммы, до момента появления управляющего сигнала с выхода блока 12 логического сложения и равен сигналу с выхода таймера 7. Четвертым элементом 10 памяти запоминается сигнал дифференцированной реоплетизмограммы, который был на выходе усилителя 1 дифференцированной реоплетизмограммы в момент появления управляющего сигнала с блока 12 логического сложения. При помощи четвертого элемента 10 памяти и компаратора 11 производится анализ текущего и запомненного значений дифференцированной реоплетизмо- . граммы. Если текущее значение дифференцированной реоплетизмограммы, поступающее с усилителя 1 дифференцированной реоплетизмограммы на первый вход компаратора 11, оказывается меньше или равно запомненному четвертым элементом 10 памяти, выход которого соединен с вторым входом компаратора 1 1 , на выходе компаратора 11 появляется сигнал,поступающий на первьй вход блока 12 логического сложения. На выходе блока 12 логического сложения появляется сигнал, по которому 510 с выходов первого 3, третьего 8 и чет вертого 10 элементов памяти снимаются сигналы, равные текущим значениям сиг налов на входах этих элементов памяти Таким образом, в течение цикла работы сердца производится анализ текущих и запомненных значений дифференцированной реогшетизмограммы с целью рыявления и запоминания ее минимального значения, а также соответствую- щих минимальному значению дифференцированной реоплетизмограммы интервала времени, прошедшего с начала цикла работы сердца, и интеграла дифференцированной реоплетизмограммы, которые запоминаются четвертым 10, третьим 8 и первым 3 элементами памяти, соответственно. Синхронное управление тремя элементами 3,8 и 10 памяти выходным сигналом блока 12 логического сложения дает возможность сохранить на выходах этих элементов памяти все данные , необходимые для вычисления значения ударного объема сердца в текувдем цикле его работы, т.е., если с выхода блока 12 логического сложения в данном, цикле работы сердца больше не поступит управляющих сигналов, следовательно, зафиксированное значение дифференцированной реоплетизмограммы действительно было минимальным за весь цикл и запомненные значения можно использовать для окончатель ных вычислений ударного объема серд- jj

ца с помощью суммирующего усилителя 4, второго элемента 5 памяти и множительно-делительного блока 6. Если в течение этого же цикла с выхода блока 12 логического сложения 40 поступит еще сигнал, то, следовательно, запомненные предыдущие значения не соответствовали абсолютному минимуму дифференцированной реоплетизмограммы в данном цикле работы сердца, 45 и по управляющему сигналу 12 логического сложения сигналы с выходов элементов 3; 8 и 10 памяти будут изменены на новые, соответствукядие текущему значению дифференцированной рео- JQ плетизмограммы, которое может оказать

минимального значения в текущем цикле.

Использование для вычисления ударного объема сердца данных, полученных обработкой дифференциальной реограммы только за текущий цикл работы сердца, обеспечивает по сравнению, с известным устройством повьшение точности измерения ударного объема сердца.

Кроме того, расщиряется область применения устройства благодаря возможности исследования сердечной деятельности больных со значительной аритмией. 5 ся абсолютно минимальным за данный цикл. Суммирующий усилитель 4 непрерывно складьшает подаваемое на его первый вход значение интеграла дифференцированной реоплетизмограммы, запомненное первым элементом 3 памяти, с поправкой, непрерывно поступающей на его инвертирующий вход с выхода блока 9 перемножения. « С выхода суммирующего усилителя 4 значение, равное площади под кривой дифференцированной реоплетизмограммы и пропорциональное величине ударного объема сердца, поступает на вход элемента 5 памяти. Это значение хранится во втором элементе 5 памяти до начала следукнцего цикла работы сердца, т.е. до прихода на управлякнций вход элемента 5 памяти импульса с выхода формирователя 13 управлякицих сигналов. После этого хранившееся значение поступает на вход множительно-делительного блока 6, в котором заложены необходимые для вычисления ударного объема сердца постоянные коэффициенты. Таким образом, с выхода миожительно-делительного блока 6 в начале следукяцего цикла работы сердца снимается сигнал, равньй ударному объему сердца и вычисленный непрерывным интегрированием дифференцированной реоплетизмограммы относительно ее

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ УДАРНОГО ОБЪЕМА СЕРДЦА, содержащее последовательно соединенные усилитель дифференцированной реоплетизмограммы и интегратор, а также суммирующий усилитель, множительно-дели- тельный блок и формирователь управляющих сигналов, отличающеес я тем, что, с целью повышения точности измерения ударного объема сердца в каждом цикле его сокращения, в него введены первый элемент памяти, включенный между интегратором и суммирующим усилителем, второй элемент памяти, включенный между суммирующим усилителем и множительно-делительным блоком, последовательно соединенные таймер, третий элемент памяти и блок перемножения, выход которого соединен с инвертирующим входом суммирукицего усилителя, четвертый элемент памяти, выход которого подключен к второму входу блока перемножения, и последовательно соединенные компаратор и блок логического сложения, выход которого соединен с управляющими входами первого, третьего и четвертого элементов памяти, а второй вход - с управляющими входами интегратора и второго элемента памяти, с входом таймера и с выгходом фор(Л мирователя управляющих сигналов, причем первый вход компаратора соединен с выходом усилителя дифференцированной реоплетизмограммы и с информационным входом четвертого элемента памяти, а второй вход компаратора подключен к второму входу блока пере00 00 множения.