Множительно-делительное устройство Советский патент 1979 года по МПК G06G7/16 

(54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

1

Изобретение относится к области аналоговой вычислительной техники и может быть использовано в различных вычислительных комплексах и средствах автоматизированных систем управления технологическими процессами .

Известен аналоговый квадратор, 0 содержащий первый и второй ключи, первый и второй интеграторы, третий и четвертый ключи, нуль-орган и инвертор, причем вход первого интегратора через первый и второйключи сое-.динен с источником напряжения. Выход первого интегратора соединен через четвертый ключ со входом второго интегратора, с выхода которого снимает- ся результат возведения,в квадрат. jn Один вход нуль-органа связан с выходом первого интегратора, а на второй подано входное напряжение. Нульорган управляет ключом, при этом второй и четвертый ключи замыкаются при 25 отрицательной разности выходного напряжения первого интегратора и входного напряжения, сравниваемыхI на нульоргане, а первый и третий ключи - при положительной 1.30

Однако, это устройство обладает ограниченными функциональными возможностями .

Наиболее близким по технической сущности к предложенному является устройство, которое содержит первый интегрирующий усцлитель, первый вход которого подключен через первый ключ к первому информационному входу устройстваУ ключи и последовательно включенные компаратор и блок управления ключс1ми, первый выход которого подсоединен к управляющему входу первого ключа. Кроме того, указанное устройство содержит выходной усилитель и сглаживающий фильтр 2,

Однако это устройство имеет невысокую точность вычисления.

Цель изобретения - повышение точности.

Это достигается тем, что устройств содержит два суммирующих усилителя, второй интегрирующий усилитель, ограничитель напряжений, инвертор и последовательно включенные формирователь импульсов, аналого-импульсный преобразователь, счетчик, дешифратор и блок индикации . Вход инвертора является вторым информационным входом устройства/ а его выход подключен к первому входу компаратора, второй вход которого подсоединен к выходу первого суммирующего усилителр. Пер вые входы суммирующих усилителей под соединены к выходам соответствующих интегрирующих усилителей и к двум соответствующим выходам ограничителя напряжений, а их вторые входы {Соединены со входом опорного напря1жения устройства. Второй и третий входы первого интегрирующего усилителя подключены к выходам второго и третьего ключей, а тривхода второго интегрирующего усилителя - к выходам соответственно четвертого, пятого и шестого ключей. Информационные вхо ды второго и пятого ключей подсоеди нены ко входу опорного напряжения устройства, информационные входы тре тьего и шестого ключей - к шине нулевого потенциала, а информационный вход четвертого ключа является тре5 ьйм информационным входом устройства. Управляющий вход четвертого ключа соединен с первым выходом бл ка управления ключами, второй выход которого подключен к управляющим входам второго .и пятого ключей, а третий выход - к управляющим входам третьего и шестого ключей. Вход фор мирователя импульсов соединен с тре тьим выходом блока управления ключа ми, а его выход дополнительно подключен ко входу сброса счетчика, вы ход которого является цифровым выходом устройства, свободный вход ан лого-импульсного преобразователя -со динен с выходом второго суммирующего ;усилителя, который .Т-СЯ - айал рговы выходом устройства. Вход сброса сче чика и входы сброса и запуска блока управления соединены с одноименными входами устройства, выход признака готовности информации которого соединен с. соответствующим выходом ана .лого-импульсного преобразователя. На фиг. 1 представлена функциональная схема множительно-делительн го устройства. . На фиг. 2 представлены временные диагра111МЫ работы устройства. л Устройство содержит интегрирующий усилитель 1, ключи 2-4, вход 5 опорного напряжения, информационные .входы 6-8, суммирующие усилители 9 и 10 блок 11 управления ключаиии, инве| тор 12, компаратор 13, интегри рующий усилитель 14, ограничитель 15 Напряжения, формирователь 16 импульсов , аналого-импульсный преобразователь 17, счетчик 18, дешифратор 19, блок 20 индикации, ключи 21-23, цифровой выход 24, выход 25; признака готовности информации, ана логовый выход 26, вход 27 сброса и вход 28 запуска. Блок 11 управления ключами содержит формирователь импульсов 29, триггеры 30 и 31 и элементы И 3.2. Устройство работает следующим обазом. Для перемножения двух аналоговых сигналов, т. е. решения задачи: UT,MV К,и. и на вход 5 подается постоянное напряжение {-)Uonf на вход 7 - (-)Uy и на вход 8 - (-)и .Затем на вход 28 подают импульс, под действием которого триггер 30 перебрасывается, в результате чего на его единичном выходе появляется сигнал, соответствующий логической единице/ который открывает ключи 3 и 22/а на нулевом выходе триггера 30 появляется сигнал/ соответствующий логическому нулю и, следовательно, сигнал нуль появляется на выходе элемента И 32, под действием которого закрываются ключи 2 и 21. В результате на входы интегрирующих усилителей 1 и 14 подаются соответственно опорное напряжение (-) входной аналоговый сигнал (-)Uy,, и начинается процесс интегрирования. На выходе интегрирующего усилителя 1 напряжение увеличивается {кривая изменения выходного напряжения (-)ид в точке А показана на фиг. 26). На отрезке времени ( t) напряжение уменьшается на выходе суммирующего усилителя 19 (см. кривую изменения напряжения (-)Ug в точке Б н фиг.2в). Аналогично протекают процессы на выходах интегрирующего усилителя 14 и думмирующего усилителя 9 (см. фиг. 2д/ е). В момент сравнивания напряжений (-)U5(t) (+)Us, на входе компаратора 13 на его выходе появляется высок-ий уровень напряжения, которое на выходе формирователя 29 формируется в запускающий импульс (см. фиг. 2г)/под действием которого перебрасывается (возвращается в исходное состояние) триггер 30, а в триггере 31записывается , В результате/ на первом входе элемента И 32 снова подается сигнал логической с нулевого выхода триггера 30, а с нулевого выхода триггера 31 на второй вход элемента И 32 подается сигнаЪ -логического: О и, следовательно, на его выходе также поддерживается сигнал логического О . В результате ключи 2 и 22 закроются из-за подачи нулевого потенциала на управляющие входы этих ключей с единичного выхода триггера 30, а ключи 2 и 21 останутся в закрытом сое--, тоянии, т. к. на выходе элемента И 32поддерживается сигнал О . Под действием сигнала соответствующей логической с единичного выхода триггера 31 открываются ключи 4 и 23 и на входы интегрирующих усилителей 1 и 14 подаются потенциалы Земля. Накопленные интегрирующими усилителями 1 и 14 напряжения Удерживаются на их выходах во времени (см. фиг. 26, д). Следовательн удерживаются постоянные напряжения на выходах суммирующих усилителей 10 и 9 (см. фиг. 2в, е), причем величина напряжения (-)UA на выходе суммирующего усилителя является результатом перемножения входных сигналов (-)Ux и {-)и, .Данное напряжение (-)иА (результат операции перемножения можно непосредственно выдать на выход 26 в аналоговом виде, а с помощью аналого-импул сного преобразователя 17 можно преобразов.ать в цифровой код и выдать в цифровом виде на выход 25, а также представить на блок индикации. 20 в десятичной системе сч1исленйА. Для деления одного аналогового сигнала на другой, т. е. решения за дачи:и sblTl. и на вход 6 подается постоянное напря .жение (-)U2,;Ha вход 7 - (-)UonH на рход 8 - (-)и. После этого на вход 27 подают сигнал Сброс, а затем на вход 28 подают запускающий и пульс, под действием которого тригг 30 перебрасывается, и начинается пр цесс интегрирования интегрирующим усилителем 1 входногоаналогового ;сигнала (-) интегрирующим усилит лем 14 входного аналогового сигнала (-)Uv аналогично предыдущему пример i (см. фиг. 2б в, д, е, отрезок време (tg- tL). В момент равенства на вхо де компаратора 13 напряжений .(-)Ugt (+)и. ,Q , на его выходе снова появ ляются высокий уровень напряжения (см. фиг. 2г), которое формируется IB укороченный запускающий импульс для обратного переброса триггера 30 в нулевое .состояние, а в триггер 31 запишется . В результате клю чи 3 и 22 закроются, а 4 и 23 откроются и прекратится процесс интегрирования . На выходе суммирующего усилителя 9 образуется уровень напряжения (-)ид (см. фиг. 2д) , которое равйо частному от деления на (-)Ux на (-)U2 . Данное напряжение (-)UA (частное от деления (-)U5i на (-)у) также как и в предыдущем случае можно выдать в аналоговом цифровом ,ат акже.представить оператору с помощью блока инди кации 20 . Для одновременного перемножения двух аналоговых сигналов и деления на третий, т. е. решения задачи п . У swTt. U-i на вход 6 подается пЪстоянное напря жение (-)Uif навхрд7 - (г)и и на вход 8 - (-)Ux .После этого на . вход 27 подается сигнал Сброса затем на вход 28 подается запускнющий импульс, под действием которого триггер 30 перебрасывается, и начинается процесс интегрирования интегрирующим усилителем 1 входного сигнала (-)Uz и интегрирующим усилителем 14 , входного аналогового сигнала (-)Uj( аналогично предыдущему примеру. В мсмент равенства напряжений (-)U5(t) (+)ич; на входе компаратора 13 (предполагается, что за время интегрирования входные сигналы сохраняются) , на выходе компаратора .13 и, следовательно, на выходе формирователя импульсов 29 образуется импульс, под действием которого триггер 30 возвращается в исходное состояние, а в триггере 31 записывается . В результате прекращается процесс интегрирования интегрирующими усилителями 1 и 14. На выходе суммирующего усилителя 9 образуется уровень напряжения (-)ид (см. фиг. 2д), которое равно результату перемножения (-) U,y на (-)U«y и одновременного деления результата перемножения на третий аналоговый сигнал (-)U2 . Для возведения в квадрат входного аналогового сигнала,т.е.решения зада- и Ugy на вход б подается постоянное напряжение (-)Uen,а на входы 7 и 8 - (-)Ux.После этого на вход 27 пода-, ется сигнал Сброс, в результате чего устройство .приходит в исходное : состояние. Процесс-решения задачи начинается подачей на вход 28 импульса Запуск, под действием которого триггер 30 перебрасывается, и начинается интегрирование интегри- ч рующим усилителем 1 постоянного сигна ла (-)Uon, а интегрирующим усилителем 14 - входного, аналогового сигнала (-)Ux (аналогового предыдущим примерам),. В момент равенства напряжений (-)ljy(t) (+)Uj на входе компаратора 13 (предполагается, что за время интегрирования входные сиг.налы не меняются) ,на выходе кс 1паратора 13 и, следовательно, на выходе формирователя импульсов 29 образуется импульс, под действием которого триггер 30 возвращается в ис :одное состояние, а в триггере 31 записывается i . в результате прекращается процесс интегрирования интегрирующими усилителями.1 и 14. На выходе суммирующего усилителя 9 образуется уровень напряжения (-)ид (см. фиг. 2д), который равен квадрату входного аналогового сигнала (-)U.. Устройство обладает повышенной точностью и надежностью в работе. Это обеспечивается за счет того, что в нем за исходное состояние принято установление на выходах интегрирующих усилителей 1 и 14 постоянных уровней отрицательной полярности напряжений, ограниченных одним опорным напряжением (-)Uo., Такое состояние интегрирующих усилителей 1 и 14 гарантирует идентичность их начальных уровней выходных напряжений. Кроме того, после каждого очередного решения, возвращение интегрирующих усилителей 1 и 14 в исходное состояние происходит противополярным напряжением, т. е. разряд накопительных конденсаторов интегрирующих усилителей 1 и 14 прс1исходит не путем закорачивания указанных конденсаторов, а путем их перезарядки противополярным током. Нулевые значения выходных напряжений на выходах интегрирующих, -усилителей 1 и 14 получается с помощью суммирующих усилителей 10 и, 9 путем подачи на их входы равных по амплитуде и противополярных напряжений U (-)Uef, ( + )U

оп

()У„„ ( + )Vo,.

V

Формула изобретения

Множительно-делительное устройство, содержащее первый интегрирующий, усилитель, первый вход которого подключен через первый ключ к первому информационному входу устройства, ключи и последовательно включенные компаратор и блок управления ключами, первый выход которого подсоединен к управляющему входу первого клю:ча, отличаю щеес я тем, что, с целью повышения точности,оно содержит два суммирующих усилителя, второй интегрирующий усилитель, рграничитель напряжений, инвертор и последовательно включенные формирователь импульсов, аналого-импульсный преобразователь, счетчик, дешифратор :И блок индикации, вход инвертора является вторым информационным входом устройства, а егоiвыход подключен к первому входу-компаратора, второй вход которого подсоединен к выходу первого суммирующего усилителя, первые входы суммирующих усилителей подсоединены к выходам соответствующих интегрирующих усилителей и к двум соответствующим выходам ограничителя напряжений, а их вторые входы соедииены со входом опорного напряжения устройства, второй и третий входы первого интегрирующего усилителя подключены к выходам второго и третьего ключей, а три входа второго .

Q интегрирующего усилителя - к выходам соответственно четвертого, пятого и шестого ключей информационные входы второго и пятого ключей подсоединены ко входу опорного напряжения устройства, информационные входы третьего и щестого ключей - к шине нулевого потенциала, а информационный вход четвертого ключа является третьим информационным входом устройства, управляющий вход четвертого ключа

0 соединен с пepвыIvI выходом блока управления ключами, второй выход которого подключен к управляющим входам второго и пятого ключей, а третий выход -. к управляющим входам третьего

5 и шестого ключей, вход формирователя импульсов соединен с третьим выходом , блока управления ключами,а его выход дополнительно подключен ко входу сброса счетчика, выход которого является цифровым выходом устройства, свободный вход аналого-импульсного преобразователя соединен с выходом второго суммирующего усилителя, который является аналоговым выходом устройства, вход сброса счетчика и входы сброса и запуска блока управления ключами соединены с одноименными входами устройства, выход признака готовности информации которого соединен с соотQ ветствующим выходом аналого-импульсного преобразователя.

Источники информации, принятые во внимание при экспертизе

И., 1967, с. 361, рис. 7.15 (протоз-ип) .