Устройство приведения триггера в исходное состояние Советский патент 1984 года по МПК H03K21/32 

Изобретение может быть использовано в цифровой аппаратуре, в часности в цифровой аппаратуре, к которой предъявляется требование готовности к работе сразу после установления напряжения питания и в которо недопустима неправильная работа изза помех по цепи питания.

Известно устройство приведения триггерной системы в исходное состояние, содержащее резистор, один вывод которого подключен к шине питания, а другой - к входу Сброс триггерной схемы и выводу конденсатора, другой вьгеод которого подключен к общей шине П,

Недостатком известного устройства является то, что при кратковременном провале напряжения питания ниже допустимого уровня устройство не формирует импульса сброса, что снижает его функциональные возможности.

Наиболее близким к предлагаемому по технической сущности является устройство, которое содержит два компаратора и вентиль с выходным транзистором, при этом первый вход .первого компаратора соединен с выходом резистивного делителя, включенного между шинами питания, второй вход первого компаратора через резистор подключен к шине питания, а через параллельную RC цепочку - к общей шине, выход первого компаратора соединен через резистор с шиной питания и непосредственно с входом вентиля и выходным транзистором, коллектор которого соединен через резистор с шиной питания, через конденсатор - с общей шиной и непосредственно с первым входом второго компаратора, второй вход которого подключен к выходу резистивного делителя, включенного между тинами, а выход второго компаратора через резистор соединен с шиной питания и непосредственно с выходом устройства приведения триггерной системы

в исходное состояние 2,

1

Недостатком такого устройства является то, что при кратковременном провале напряжения питания из-за того, что конденсатор, подключенный к первому входу второго компаратора, разрядится до потенциала второго входа этого компаратора или близкого к нему значения, на выходе

второго компаратора может сформироваться импульс сброса, неполньй по амплитуде и короткий по длительности. Воздействие такого неполного по амплитуде или короткого по длительности импульса в цепи сброса триггерной схемы может привести к тому, что часть триггеров триггерной схемы будет установлена в исходное состояние, а часть - нет. Таким образом, устройство приведения триггерной схемы в исходное состояние может работать ненадежно. Цель изобретения - повышение

надежности работы устройства приведения триггера в исходное состояние .

Поставленная цель достигается тем, что в устройство приведения

триггера в исходное состояние, содержащее компаратор, резистивный делитель, транзистор и два резистора, первьй вход компаратора подключен к выходу резистивного делителя, который включен между шинами пи тания, эмиттер транзистора подключен к общей шине.

первые выводы резисторов подключены к шине питания,а второй вывод первого резистора подключен к второму входу компаратора, введены интегратор, стабилитрон и последовательная RC-цепь, при этом катод стабилитрона соединен с вторым входом компаратора, анод стабилитрона соединен с коллектором транзистора, база которого подключена к второму выводу второго резистора и через последовательную RC-цепь подключена к выходу компаратора и входу инте.гратора, выход которого соединен с выходной шиной,

На чертеже представлена схема устройства приведения триггерной системы в исходное состояние.

Устройство приведения триггера в исходное состояние служит компаратор 1, nepBbrit вход которого подключен к зъкояу резистивного делителя 2,включенного между шинами питания,второй вход компаратора I подключен через резистор. 3 к шине питания и непосредственно к катоду стабилитрона 4, анод которого подключен к коллектору транзистора 5, эмиттер которого соединен с обшей шиной, база транзистора 5 через второй резистор 6 соединена с шихтой пита

УСТРОЙСТВО ПРИВЕДЕНИЯ ТРИГГЕРА В ИСХОДНОЕ СОСТОЯНРге, содержащее компаратор, резистивный делитель, транзистор и два резистора, причем первый вход компаратора подключен ,к выходу резистивного делителя, который включен между шинами питания, эмиттер транзистора подключен к I r-r;f{i f j ..--. ri I . .4Йои:.1 общей шине, первые вьпзоды резисторов подключены к шине питания, а второй вывод первого резистора подключен к второму входу компаратора, отличающееся тем, что, с целью повышения надежности работы, в него введены интегратор, стабилитрон и последовательная RC -цепь, при этом катод стабилитрона соединен с вторым входом компаратора, анод стабилитрона соединен с коллектором транзистора, база которого подключе на к второму выводу второго резистора и через последовательную КС-цепь к выходу компаратора и к входу интегратора, выход которого соединен с выходной шиной.