Устройство для ортогонального преобразования по Уолшу Советский патент 1984 года по МПК G06F17/14 

сигналов, выход которого является вторым выходом устройства, управля1104527ющий вход регистра сдвига является управляющим (Входом устройства. .

УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ПО УОЛШУ, содержащее сумматоры, коммутатор информационных сигналов, регистр сдвига, блок формирования функций Уолша и коммутатор тактовых импульсов, первый вход которого является тактовым входом .устройства, тактовый выход коммутатора тактовых импульсов соединен с тактовым входом регистра сдвига, выход переполнения которого соединен с уп.равляющим входом коммутатора тактовых импульсов, второй выход которого соединен с тактовым входом блока формирования функций Уолша, информационные входы сумматоров объединены и являются информационным входом устройства, управляющие входы сумматоров соединены с выходами соответствующих разрядов регистра сдвига, отличающееся тем, что, с целью расширения функдаональных возможностей устройства за счет выполнения восстановления сигналов, представленных коэффициентами разложения по интегральным функциям Уолша, оно содержит регистры, преобразователи прямого двоичного кода в обратный, суммирующий блок, первый и второй сумматоры с ускоренным распространением переносов, буферный регистр и триггер, причем выходы сумматоров соединены с информационными входами регистров, входы управления приемом которых объединены и соединены с выходом переполнения регистра сдвига, выходы регистров соединены с информационными входами преобразователей прямого двоичного кода в обратный, управляющие входы которых соединены с соответствующими выi ходами блока формирования функций Уолша, выходы преобразователей прямо(Л го двоичного кода в обратный соединены с входами суммирующего блока, выход которого соединен с входом первого сумматора с ускоренным распространением переносов, выход которого является первым выходом устройства и соединен с информационным входом буферного регистра и с первым входом второго сумматора с ускоренным распро4 странением переносов, второй вход коСП к торого соединен с выходом буферного регистра и с вторым информационным входом коммутатора информационных сигналов, первый информационный вход которого соединен с выходом второго сумматора с ускоренным распространением переносов, управляющий вход буферного регистра соединен с вторым выходом коммутатора тактовых импульсов, тактовый и управляющий входы которого соединены соответственно с первым и вторым входами триггера, выход которого соединен с управляющим, входом коммутатора информационных

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки образов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, Для цифровой фильтрации. Известно устройство для вычисления коэффициентов разложения функции в ряд, содержащее основную и дополни тельную группы ключей, Интеграторы, блок формирования функций Уолша ком мутатор тактовых импульсов, регистр сдвига. Характерной особенностью устройства явлйется обработка аналогового Входного сигнала и формирование коэффициента разложения также в аналоговой форме Cl3. Недостатками устройства являются низкая произйодительность при обработке последовательности сигналов и невозможность восстановления сигнала представленного коэффициентами разложения по интегральным функциям Уолша. Известно устройство ортогонального преобразования по Уолшу, содержащее регистры сдвига и сумматоры-вычитатели. Устройство обеспечивает .вьщачу 1, 2, ...) коэффициентов преобразования, а также вычисляет текущие значения этих коэффициентов t23. Недостатком устройства является невозможность восстановления сигнала представленного коэффициентами разло жения по интегральным функциям Уолша Наиболее близким к изобретению по технической сущности является устрой ство для преобразования по функциям Уолша, содержащее сумматоры, коммутатор информационных сигналов, сумматоры -вычитатели, коммутатор тактоВЬЕС импульсов, регистр сдвига, блок формирования функций Уолша-Радемахера, выходы функций Радемахера котог рого подключены к управляющим входам коммутатора информационных сигналов, входы которого подключены к выходам сумматоров, информационные входы которых объединены и являются входом устройства управляющие входы сумматоров подключены к Выходам соответствуюпщх разрядов регистра сдвига, выход переполнения которого соединен с управляющим входом коммутатора тактовых импульсов, первый и второй выходы которого подключены к тактовым входам регистра сдвига и блока формирования функций Уолша-Радемахера соответственно. Вход коммутатора тактовых импульсов Является тактовым входом устройства. Выход коммутатора информационных сигналов подключен к информационным входам сумматороввычитателей, управляющие входы которых подключены к выходам соответствующих функций блока формирования функций Уолша-Радемахера, выходы сумматоров-вычитателей являются выходами устройства 3. Недостатком известного устройства является невозможность проведения обратного преобразования - невозможность восстановления сигнала по коэффициентам его разложения по интегральным функциям Уолша. Целью изобретения является расширение функциональных возможностей устройства за счет вьтолнения восстановления сигналов, представленных коэффициентами разложения по интегральным функциям Уолша. Поставленная цель достигаетя тем, что в устройство, содержащее сумматоры, коммутатор информационных сигналов, регистр сдвига, блок формирования функций Уолша и коммутатор тактовых импульсов, первый вход которого является тактовым входом устройства, тактовый выход коммутатора тактовых импульсов соединен с тактовым входом lleгиcтJ)a сдвига, выход переполнения которого соединен с управляющим входом коммутатора тактовых импульсов, второй вход которого соединен с тактовьм входом блока формирования функций Уолша, информационные входы сумматоров объединены и являются информационным входом устройства, управляющие входы сумматоров соединены с выходами соответствующих разрядов регистра сдвига, дополнительно введены регистры, преобразователи прямого двоичного кода в обратный, суммирующий блок, первый и второй сумматоры с ускоренным распространением переносов, буферный регистр и триггер, причем выходы сумматоров соединены с информацпонными входами регистров, входь; управления приемом которых объединены и соединены с выходом переполнения регистра сдвига, выходы регистров соединены с информационными входами преобразователей прямого двоичного кода в обратньй, управляющие вхо ды которых соединены с соответствующей ми выходами блока формирования функций Уолша, выходы преобразователей прямого двоичного кода в обратный соединены с входами суммирующего блока выход которого соединен с входом первого сумматора с ускоренным распространением переносов, выход которого является первым выходом устройства и соединен с информационным входом буферного регистра и с первым входом второго сумматора с ускоренным распространением переносов, второй вход которого соединен с выходом буферного регистра и с вторым .информационным входом коммутатора информационных сигналов, первый информационный вход которого соединен с выходом второго суйматора с ускоренным распространением переносов, управляющий вход буферного регистра соединен с вторым выходом коммутатора тактовых импульсов, тактовый и управляющий входы которого соединены соответственно с первым и вторым входами триггера, выход которого соединен с управляющим входом коммутатора информационных сигналов, выход которого является вторым выходом устройства, управляющий вход регистра сдвига является управляющим входам устройства. На фиг. 1 приведена структурная схема устройства; на фиг. 2 - электрическая функциональная схема суммирующего блока для случая сложения в дополнительном коде четьфех двухбитовых чисел. Устройство ортогонального преобразоваиия по Уолщу содержит сумматоры накапливающего типа, регистры 2, преобразователи 3 прямого двоичного кода в обратный, суммируюп п блок , первый 5 и второй 9 сумматоры с ускоренным распространением переносов, коммутатор 6 тактовых импульсов, регистр 7 сдвига, блок 8 формирования функций Уолща, буферный регистр 10, коммутатор 11 информационных сигналов, триггер 12, управляющий вход, являющийся управляющим входом 13 регистра 7 сдвига. Информационные входы сумматоров 1 объединены и являются информационным входом устройства, управляющие входы сумматоров 1 соединены с выходами соответствующих разрядов регистра 7 сдвига, выходы сумматоров 1 соединены с информационными входами соответствующих регистров 2, управляю1цие входы которых объединены и соединены с выходом переполнения регистра 7 сдвига, с вторым входом триггера 12 и с управляющим входом коммутатора 6 тактовых импульсов, тактовый вход которого является тактовым входом устройства и соединен с первым входом триггера 12. Вькоды регистров 2 соединены с информационными входами соответствующих преобразователей 3 прямого двоичного кода в обратный, выходы которых соединены с входами суммирующего блока 4, BBiход которого соединен с входом первого сумматора 5 с ускоренным распространением переносов, выход которого является первым выходом устройства и соединен с входом буферного регистра 10 и с первым входом второго сумматора 9 с ускоренным распространением переносов. Управляющие входы преобразователей 3 прямого двоичного кода в обратный соединены с соответствующими выходами -блока 8 формирования функций Уолща, тактовый вход которого соединен с вторым выходом коммутатора 6 тактовых импульсов и с управляющим входом буферного регистра 10, выход которого соединен с вторым входом второго сумматора 9 и с вторым информационным входом коммутатора 11 информационных сигналов, первый вход которого соединен с выходом второго сумматора 9 с ускоренным распространением переносов. Выход триггера 12 соединен с управляю цим входом коммутатора 11 информационных сигналов, выход которого является вторым выхоjp,oti устройства. Суммирующий блок 4 для сложения N п-разрядных чисел состоит из одноразрядных трехвходовых сумматоров 14, имеющих по три входа и дв.а выхода; суммы и переноса. На фиг, 2 прибедена электрическая функциональная схема блока 4 для случая сложения четырех 5 двух итовых чисел: А, D, F и Н.

Работа устройства оонова а на математическом определении Интегральных функций Уолша, которое можно представить в, твиДе ,to

P(i+1,t) WaKi, Tr)dC , ..Ч О . t Т, i где i О, 1, 2, ...; P(0,t)- 1; ,5 Wal(i, t) - функции Уолша. Для дискретной, формы представления данных преобразование (1) можно записать в матричном виде Р WQ,(2)

где Р - матрица интегральных функций ,„ Уолша; W - матрица функций Уолша; ( Q - Теплццева верхнеугольная матрица, элементы которой, включая главную ди- . агональ, равны единице. Коэффициенты i

Тождественное .преобразование - умножение на единичную матрицу Е введено для того, чтобы более точно отразить процессы, протекающие в предлагаемом устройстве. Обозначим через В вектор промежуточных результатов: В WEC, X .

Устройство работает в двух режимах: прямого и обратного преобразования. В режиме разложения входного сигнала на вход устройства в двоичном коде в такт с синхроимпульсами поступают значения .ординат исследуемого процесса. Эти ординаты поступают на информационные входы сумматоров 1, работой которых управляет регистр 7 сдвига. Управляющий вход каждого сзгмматора 1 соединен со своим разрядом регистра 7 сдвига.так, что i-й сумматор соединен с i-м разрядом .регистра 7 сдвига. На управляющий вход 13 регистра 7 сдвига подается 1, а его исходное значение равно

С. разложения произвольного сигнала, предстанленйого совокупностью ординат Х (i 1, ..., N), в ряд интегральных функций Уолша с учетом выражения (2) равны С WQX,

где

( -

- вектор коэффициентов разложения ;

X

вектор ординат исследуемого процесса;

N - число ординат исследуемого процесса.

Обратное преобразование определяется выражением X,( , Теплйцева Q, обратная ей Q и единичная матрицы Е выглядят так

2 и который (при обработке первого процесса) дает разрешение на прохождение синхроимпульсов на тактовый вход блока 8 формирования функций Уолша. После передачи сумм в регистры

2 память сумматоров 1 накапливающего типа сбрасывается в ноль. Цепи сброса на фиг. 1 не показаны. На вход устройства начинают поступать ордина-ты следующего исследуемого процесса. Выходы функций Уолша блока 8 управляют работой преобразователей 3 прямого- двоичного кода, в обратный: если значение функции Уолша равно +Г то соответствующее значение из регис ра 2 через преобразователь 3 передается в прямом коде; если значение функции Уолша равно -1, то содержимо регистра 2 передается в обратном код В результате на вход суммирующего, блока 4 поступают N произведений ком понентов- вектора сумм, хранящихся в-, регистрах 2, на дискретную функцию Уолша.-Суммирующий блок 4 формируетсумму поступающих на ее входы чисел в виде ,двухрядного кода. Результат преобразования двухрядного кода в однорядный с помощью первого сумматора 5 с ускоренным распространени ем переносов пропорционален значению коэффициента при той функции Уолгаа, значение которой в данный момент вре менн присутствует на-выходе блока 8Темп вьщачи коэффициентов разложения равен темпу поступления ординат исследуемых процессов на вход устройства. При этом быстродействие устройства в рассматриваемом режиме определяется временем срабатывания це- почки: преобразователи 3 - суммирующий блок 4 - первый сумматор 5. В режиме обратного преобразования - восстановления сигналов по коэффициентш- разложения по интегральным фу1 кциям Уолша устройство работа следующим образом. На вход устройств в двоичном коде в такт с синхроимпул сами поступают значения коэффициенто разложения восстанавливаемого процес са. На управляющий вход. 13 регистра 7 сдвига подается О, а его исходно значение равно 10 ...0. по каждому синхроимпульсу на тактовом входе регистра 7 сдвига его содержимое сдвигается на один разряд вправо., а В -освобождающийся разряд заносится О с управляющего входа 13 регистра После прихода на тактовый вход регис ра 7 сдвига N синхроимпульсовна выходах сумматоров 1 появляются значения коэффициентов разложения, соот-. ветствующие произведению вектора коэффициентов С .на матрицу Е - .тождественное преобразование, и в это время регистр 7 сдвига вырабатывает импульс переполнения, по которому значения коэффициентов из сумматоров 1 переписываются в регистры 2, и триггер 12 устанавливается в 1 (при обработке первого процесса это несущественно), и который при обработке первого процесса дает разрешение на прохождение синхроимпульсов на тактовый вход блока 8 формирования функции Уолша. После передачи коэффициентов j-ro восстанавливаемого процесса в регистры 2 память сумматоров 1 накапливающего типа сбрасывается в ноль, и на вход устройства начинают поступать коэффициенты () восстанавливаемого процесса. Выходы функций Уолша блока 8 управляют работой преобразователей 3 прямого двоичного кода в обратный так же, как и в режиме прямого преобразования. Поэтому на выходе первого сумматора 5 с ускоренным распространением переносов последовательно появляются. . компоненты Ьь -вектора В промежуточных результатов. Пусть в данный момент BpeMejiH блоки устройства находятся в сл-едуюп м состоянии: в регистрах 2 - находятся коэффициенты разложения j-ro восстанавливаемого процесса, сумматоры 1 и регистр 7 сдвига в начальном состоянии, триггер 12 в состоянии 1, на выходах-блока 8 - знакопостоянная функция, а на выходе сумма-, тора 5 - значение компоненты Ь, в. буферном регистре 10 - значение компоненты Ь1 , на выходе коммутатора 11 информационных сигналов присутствует значение Х из регистра 10 вследствие того, что триггер 12 находится в единичном состоянии. Верхний индекс обозначает номер обрабатываемого процесса. С приходом на вход устройства значения С в сопровождении синхроимпульса, значение С заносится в первый (верхний на фиг. 1) из сумматоров 1, обнуляется триггер 1.2, содержимое регистра 7 сдвиг.а смещается на один разряд вправо, причем в его самый левьш разряд заносится ноль ,с управляющего входа. По синхроимпульсу на втором выходе коммутатора 6 тактовых импульсов в буферный регистр 10 заносится значение Ь| , а на выходе блока 8 появляется значение следующей функции Уолша. После завершения переходных процессов на выходе сумматора 5 присутствует значение Ь, которое с помощью сумматора 9 с ускоренным распространением переносов вычитается из значения b, хранящегося в буферном регистре 10, Разность Ь| - Ь X. через коммутатор .11 информационных сигналов под управ лением нулевого сигнала с выхода три гера 12 поступйет на второй выход устройства. Описанная последовательность повторяется по приходе коэффициентов (1 2, ..., N-1). С приходом в сопровождении синхро импульса на вход устройства коэффициента С fj значение С jj заносится в йоследний из сумматоров 1, значени X с второго выхода устройства . передается потребителю. В буферный регистр 10 заносится значение Ь Х на выходах блока 8 появляется значение знакопостоянной функции Уолша,

Ф14г.1 и по импульсу переполнения с выхода регистра 7 Сдвига триггер 12 переходит в единичное состояние, а значения коэффициентов разложения (j4-l)-ro процесса переписьгеаются в регистры 2, т.е. устройство возвращается в состояние, в Котором находилось в начале его работы в данном режиме. Таким образом, предлагаемое устройство обладает расширенными функциональными возможностями по сравне- НИ10 с известным устройством, поскольку с его помощью возможно проведение как прямого, так и обратного преобразования по интегральным функциям Уолша.