Устройство для вычисления коэффициентов преобразования по Уолшу-Адамару Советский патент 1984 года по МПК G06F17/14 

Изобретение относится к радиотехнике, в частности к спектральному анализу, и может быть использовано при цифровой обработке сигналов в радио-, гидро- и звуколокации, в аппаратуре навигации, связи, телеметри и других областях техники. Известно устройство для вычислени коэффициентов преобразования по Уолшу, содержащее (N -размерност преобразования) ступеней единичного преобразования, каждая из ступеней содержит регистр сдвига, сумматор вычитатель, группу элементов И и бло управления t11. Недостатком данного устройства является малое быстродействие, обусловленное последовательным способом вычисления коэффициентов, Известно также устройство для пре образования по функциям Уолша, соДер жащее регистр сдвига,сумматоры-вычи татели, сумматоры, коммутатор информационных сигналов, коммутатор т актовых импульсов, блок формирования функций Уолша-Радемахера, причем информационные входы сумматоров объеди нены и являются входом устройства, управляющие входы сумматоров подключены к выходам соответствующих разря дов регистра сдвига, а выходызсуммат ров подключены к входам коммутатора информационных сигналов, управляющие входы которого подключены к выходам функций Радемахера блока формировани функций Уолша-Радемахера, а выход коммутатора информационных сигналов подключен к информационным входам сумматоров-вычитателей, управляющие входы которых подключены к вькодам соответствующих функций Уолша блока формирования функций Уолша-Радемахера, вход коммутатора тактовых импуль сов является тактовым входом устройс ва, первый и второй выходы коммутатора тактовых импульсов подключены к тактовым входам регистра сдвига и блока формирования функций Уолша-Радемахера соответственно, управляющий вход коммутатора тактовых импульсов подключен к выходу переполнения регистра сдвига С 21. Недостатком этого устройства явля ется малое быстродействие, обусловленное последовательным считыванием йакопленных значений с сумматоров на сумматоры-вьтитатели и временными затратами на накопление сумм ординат исследуемого пррцесса в сумматорах. Наиболее близким техническим решением к изобретению является устройство ортогонального преобразования цифровых сигналов по Уолшу-Адамару, содержащее 2 сумматоров (Л- порядок преобразования), 2 регистров, 2 блоков элементов ИЛИ, 2 блоков элементов И и блок формирования временных интервалов, причемt-и информационный вход устройства (,.,., 2) подключен к информационно у входу (2г-1)-го 6лока элементов И, выход i-го сумматора подключен к информационному входу -2ъ-го блока элементов И, управляющие входы блоков элементов И с номерами ()И 2iподключены соответственно к прямому н инверсному выходам блока формирования временных интервалов, выходы (2г-1)-го и 21,-го блоков элементов И через t-й блок элементов ИЛИ подключен к входу i-ro регистра, выходы ()-го и 2i-ro регистров (j 1,..., подключены к входам -го и (д + + 2 )-го сумматоров-вычитателей, выходы регистров являются выходами устройства С31 Недостатком известного устройства является низкое быстродействие, Цель изобретения - повьшение быстродействия устройства. Поставленная цель достигается тем, что в устройство, содержащее 2 регистров коррекции, группу элементов ИЛИ, 2 переключателей и 2 сумматоров, введены триггер режима, первая и вторая группы регистров результата и группа преобразователей многорядного кода в двухрядньй, каждьй из которых содержит К групп из М подгрупп сумматоров одинакового веса 3 (- номер разряда), причем информационные выходы сумматоров д-й подгруппы (,М) i-й (,К-1) группы соответственно соединены с входами сумматоров i-й подгруппы (%+1)-й группы, выходы переноса сумматоров -и подгруппы i-й группы соответственно соединены с входами сумматоров -й (,( С) подгруппы (t + +1)-й группы, входы сумматоров первой группы i-го (i 1,2) преобразователя нргорядного кода в двухрядный объеинены с информационным выходом i-ro егистра коррекции и является i-м нформационным входом устройства.

информационные вькоды сумматоров К-й группы г-го (,2) преобразователя многорядного кода в двухрядный соответственно соединены с входами i-ro переключателя, первый выход которого соединен с входом 1-го сумматора, выход которого соединен с первым входом ii-ro элемента ИЛИ группы, , выход которого подключен к информационному входу V-го регистра результата первой группы, прямой и инверсный выходы триггера режима соединены соответственно с первым и вторым управляющими входамиi-го переключателя (,2), выход которого соединен с вторым входом ъ-го элемента ИЛИ группы и информационным входом i-ro регистра результата второй группы, входы установки О и 1 триггера являются соответственно первым и вторым установочными входами устройства.

На фиг.1 представлена функциональная схема устройства для вычисления коэффициентов преобразования по Vonmy Адамару на фиг.2 - схема преобразователя многорядного кода; на фиг.З процесс преобразования многорядного кода в двухрядный в случае построения преобразователя многорядного кода на трехвходовых одноразрядных суммато pax для порядка преобразования h 3 и разрядности операндовm 8.

Устройство (фиг.1) содержит парафазные информационные входы с шинами 1 и 2 соответственно прямого и обратного кодов, преобразователи 3 многорядного кода в двухрядный с входными шинами 4 многорядного кода и выходными шинами 5 двухрядного кода, группу регистров 6 коррекции, переключатели 7, триггер 8 режима с шинами 9 и 10 установки триггера соответственно в единичное и нулевое состояния, блок регистров 11, состоящий из двух групп регистров 12 результата, группу элементов ИЖ 13 и сумматоры 14.

Каждый преобразователь 3 многорядного кода в двухрядный (фиг. 2) содержит группы сумматоров 15,состоящие

из подгрупп сумматоров 16, которые объединяют i -входрвые одноразрядные сумматоры 17 одинакового веса. Каждьш переключатель 7 (фиг.1) содержит две группы элементов И 18.

Устройство работает следующим образом.

На Парафазные информационные входы устройства с прямых и инверсных выходов регистров запоминающего устройства (не показано) одновременно поступает 2 отсчетов сигнала. В соответствии со значениями функций Уолша.Адамара - ф (например, для П 4 значения функций Уолша приведены в таблице) каждьй из отсчетов сигнала в прямом или обратном коде поступает на группу шин 4 многорядногокода каждого из преобразователей 3 кода. Так, по шинам многорядного кода на вход пятого преобразователя кода поступает комбинация отсчетов сигнала +ХО, +Х1, -Х2, -ХЗ, +Х4, +Х5, -Х6, +Х8, -Х10, -Х11, +Х12, +Х13, -Х14, -Х15 (см.таблицу). На другую группу шин многорядного кода поступает код коррекции. Коды коррекции (для каждого из преобразователей 3 многорядного кода) заранее записаны в группах регистров 6 коррекции и соответствуют числу отсчетов сигнала, участвующи с отрицательным знаком в формировании данного коэффициента преобразования.

Коды коррекции необходимы для получения отрицательных отсчетов сигнала не в обратных кода, что имеет место на шинах 2 обратного кода, а в дополнительных кодах, как и необходимо для организации процесса вычислений. Для перевода отрицательного числа, из обратного кода в дополнительный достаточна коррекция в виде прибавления единицы к младшему разряду обратного кода каждого отрицательного числа. Для уменьшения временных затрат на указанный перевод обратных кодов отрицательных чисел в дополнительные коды заранее формируются и записываются в соответствующие регисры коррекции коды коррекции. нй представляют собой двоичные позиционные коды количества отсчетов подаваемых на вход соответствующего преобразователя 3 кода с отрицательным знаком. Например, при порядке преобразования п 4 код коррекции для пятого преобразователя кода равен 8, так как число отсчетов сигнала, учас вующих в формировании коэффициента преобразования с отрицательным зна ком, равно 8 (см. в таблице значение )). Следовательно, в пятом регистре группы регистров коррекции будет заранее записан двоичный код 1000. Полученный многорядный код, посту пающий по шине многорядного кода 4 на преобразователь 3 кода, преобразуется в двукрядньй код. Процесс этого преобразования иллюстрируется для -случая.П 3,fi 3, ,и на фиг.З (каждая точка изображает двоичную цифру веса ). Цифры одинакового веса расположены одна под другой и подаются на сумматоры одной группы. Сумматоры, относящиеся к одной группе, начинают работать в один и тот же момент времени. Пунктиром обведен код коррекции. Каждая-рамка на фиг.З вьщеляет цифры, подаваемые на вход одного сумматора. На выходе каждого трехвходового сумматора формируется цифра суммы того же веса и цифра jiepeHoca соседнего большего веса. Исходная матрица .А, соответствуклцая

многорядному коду, последовательно преобразуется в двухрядный код. Сформированные двухрядные коды подаются на соответствующие переключатели, управляемые триггером 8 режима, и в зависимости от заданного режима (определяется наличием логической единицы на одной из входных шин 9, 10 триггера режима) сразу записываются в группы регистров 11 результата или предварительно преобразуются в однорядные коды на сумматорах 14.

Таким образом, организация параллельного вычисления коэффициентов преобразования за один такт работы устройства и представление результатов одно- или двухрядными кодами существенно повьшает быстродействие устройства, что позволяет использовать предлагаемое устройство при построении устройств цифровой обработки сигналов, работающих, в условиях жестких временнЬк .ограничений.

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ПРЕОБРАЗОВАНИЯ ПО УОЛШУ-АДАМАРУ, содержащее 2 регистров коррекции, группу элементов ИЛИ, 2 переключателей и 2 сумматоров, отличающееся тем, что, с целью повьшения быстродействия, в него введены триггер режима, первая и вторая группы регистров результата и группа преобразователей многорядного кода в двухрядный, каждый из которых содержит К групп из М подгрупп сумматоров одинакового веса j

Фиг.1

Фи9.2

8 7 6 S 4 3 г 1 Np

Фиг.З