Система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции Советский патент 1984 года по МПК H04N7/18 

ошибок и блок формирователей импульсов коммутации, включенные между выходом первой линии задержки и вторым входом блока выдачи цифрового видеосигнала, последовательно соединенные блок элементов задержки, блок умножителей и блок коммутации, включенные между выходом блока сумматоров и вторым входом блока сумматоров, четвертая линия задержки, включенная между выходом второго коммутатора каналов и третьим входом блока вьщачи цифрового видеосигнала, при том выход формирователя длительности импульсов коммутации соединен с третьим входом второго коммутатора каналов и с вторым входом блока обнаружения искаженных элементов изображения, выход третьей линии задержки - с вторым входом второго блока запрета, с вторым входом блока формирователей управляющих импульсов ,и с вторым входом второго блока об4690

наружения ошибок, третий вход которого подключен к выходу блока умножителей, а выход второй линии задержки соединен с вторым входом блока коммутации., третий вход которого подключен к выходу пятой линии задержки, отлича-ющаяся тем, что, с целью повышения помехоустойчивости, на приемной стороне введены блок выделения контрольного отсчета и блок формирования кодовой комбинации, .включенные последовательно, причем первьш вход блока вьщеления контрольного отсчета подключен к выходу первой линии задержки, второй вход - к I выходу формирователя управляющих импульсов, выход блока формирования кодовой комбинации соединен с треть-, им входом первого коммутатора каналов и с входом пятой линии задержки, а выход блока формирования импульсов коммутации подключен к четвертому входу блока коммутации.

СИСТЕМ ПЕРЕДАЧИ И ПРИЕМА ТЕЛЕВИЗИОННОГО СИГНАЛА С- ПОМОЩЬЮ ДИФФЕРЕНЦИАЛЬНОЙ ИМПУЛЬСНО-КОДОВОЙ МОДУЛЯЦИИ, содержащая на передающей стороне последовательно соединенные вычитатель,nepBbtfi вход которого является входом передающей стороны системы, квантователь, преобразователь кода, блок запрета, сумматор, элемент задержки, умножитель, выход которого подключен к вторым входам вычитателя и сумматора, и коммутатор каналов, а также формирователь управляющих импульсов, выход которого подключен к второму входу блока запрета и к второму входу коммутатора канало з, третий вход которого соединен с выходом квантователя, а выход является выходом передающей, стороны системы, а на приемной стороне - последовательно соединенные преобразователь кода, вход которого объединен с первым входом первого блока обнаружения о1Ш1бки и входом первом линшг задержки и является входом приемной стороны системы, первый блок запрета, сумматор, элемент задержки, умножитель и первый коммутатор каналов, второй вход которого объединен с первым входом формирователя длительности импульсов коммутации и с входом второй линии задержки и подключен к выходу первого блока обнаружения ошибки, а выход первого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входу регистра сдвига, первый и второй выходы которого подключены соответственно к первому и второму входам ё коммутатора каналов, формирователь управляющих импульсов, выход которого соединен с вторым входом первого блока запрета, с вторым входом первого блока обнаружения ощибки, § третий вход которого подключен к- выходу умножителя, с вторым входом формирователя длительности импульсов коммутации и с входом третьей линии задержки, последовательно соединенные {; блок запрета, первый вход которого э: подключен к выходу первой линии .задержки, блок исправления ошибок,блок ;о преобразователей кода и блок сумматоров, выход которого подключен к. первому входу блока вьдачи цифрового видеосигнала, выход которого является выходом приемной стороны системы, последовательно соединенные блок обнаружения искаженных элементов изображения и блок формирователей управляющих импульсов, включенные между выходом первой линии задержки и вторым входом блока исправления ошибок, последовательно соединенные второй блок обнаружения

Изобретение относится к средствам связи и может быть использовано при построении цифровых и видеотелефонных систем.

Известна система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции, которая содержит на передающей стороне вычитатель, выход которого соединен с входом квантователя, к выходу которого подключен вход преобразователя кодов, при этом первый вход вычитателя является входом передающей стороны системы, а второй вход вычитателя соединен с первым входом сумматора и с выходом умножителя, вход умножителя через элемент задержки подключен к выходу сумматора, а также коммутатор каналов, блок запрета и формирователь управляющих импульсов, причем первый вход коммутатора каналов соединен с первым входом сумматора, второй вход коммутатора каналов подключен к выходу квантователя, а выход коммутатора каналов является выходом передающей стороны системы, первый вход

блока запрета подключен к выходу преобразователя кодов, второй вход блока запрета подключен к выходу формирователя управляющих импульсов а выход блока запрета соединен с вторым входом сумматора, а на приемной стороне - сумматор, к выходу которого через элемент задержки подключен вход умножителя и преобразовтель кода, вход которого является входом приемной стороны системы, блок обнаружения ошибок, первый и второй коммутаторы каналов, регистр сдвига, блок запрета, формирователь управляющих импульсов и формирователь длительности импульсов коммутации, причем первый вход блока обнаружения ошибок объединен с входом преобразователя кода, а другой его вход подключен к выходу-умножителя и к первому входу первого коммутатора каналов, выход которого соединен с первьм входом сумматора, второй вход сумматора соединен через блок запрета с выходом преобразователя кодов, а выход сумматора подключен к входу регистра сдвига, пер вый выход которого соединен с первы входом второго коммутатора каналов, второй выход регистра сдвига соединен с вторым входом первого коммутатора каналов , третий выход регист сдвига соединен с вторым входом вто рого коммутатора.каналов, на третий вход которого подключен выход формирователя длительности импульсов коммутации, выход формирователя управляющих импульсов соединен с вторым входом блока запрета,, третьи входом блока обнаружения ошибки и с вторым входом формирователя длитель ности импульсов коммутации, первый вход формирователя длительности импульсов коммутации соединен с выходом блока обнаружения ошибок и с третьим входом первого коммутатора каналов Л . Однако в системе передачи и приема телевизионного сигнала замена блоков..элементов является эффектив.ным до некоторого предела значения вероятности появл-ения ошибки, так как при больших значениях вероятнос ти ошибки, порядка увеличивается вероятность того, что неисправный блок элементов будет заме нен блоком, который значительно сдв нут в вертикальном направлении. Всл ствие этого, при вероятностях ошибки указанного порядка, система передачи и приема телевизионного сигнала оказывается неработоспособной, что выражается в недопустимом ухудшении качества восстановленного изо ражения-. .. Наиболее близким к предлагаемой является система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции, содержащая на передающей стороне последовательно соединенные вычитатель, первый вход которого является входом передающей стороны системы, квантователь, преобразователь кода, блок запрета, сумматор, элемент задержки, умножитель, выход которого подключен к вторым вхо дам вычитателя и сумматора,и коммутатор каналов, а также формировател управляющих импульсов, выход которо го подключен к второму входу блока запрета и к второму входу коммутато ра каналов, третий вход которогосо динен с выходом квантователя, а выход является выходом передающей стороны системы, а на приемной стороне последовательно соединенные преобразователь кода, вход которого объединен с первым входом первого бло ка обнаружения ошибки и входом первой линии задержки и является входом приемной стороны системы,первый блок запрета, сумматор, элемент задержки, умножитель и первый коммутатор каналов, второй вход которого объединен с первым входом формирователя длительности импульсов коммутации и с входом второй линии задержки и подключен к выходу первого блока обнаружения ошибки, а выход первого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входу регистра сдвига, первый и зторой выходы которого подключены соответственно к первому и BTopoMv входам второго-коммутатора каналов,.формирователь.управляюш их импульсов, выход которого соединен с вторым входом первого блока запрета, с вторым входом первого блока обнаружения ошибки, третий вход которого подключен к выходу умножителя, с вторым входом формирователя длительности импульсов коммутации и с входом третьей ЛИНШ1 задержки, последовательно соединенные блок запрета,первый вход которого подключен к выходу первой линии задержки, .блок исправления ошибок, блок преобразователей кода и блок сумматоров, выход которого подключен к первому .входу блока вьщачи цифрового видеосигнала, выход которого является выходом приемной стороны системы, последовательно соединенные блок обнаружения искаженных элементов изображения и блок формирователей управляющих импульсов, включенные мелду вьгходом первой линии задержки и вторым входом блока исправления ошибок, последовательно соединенные второй блок обнаружения ошибок и блок формирователей импульсов коммутации, включенные между выходом первой линии задержки и вторым входом блока вьщачи цифрового видеосигнала, последовательно соединенные блок элементов задержки, блок умножителей и блок коммутации, включенные между выходом блока сумматоров и вторым входом блока сумматоров, четвертая линия задержки, включенная меяду выходом второго коммутатора каналов и третьим входом блока вьздачи цифрового видеосигнала, при этом выход формирователя длительности импульсо коммутации соединен с третьим входо второго коммутатора каналов и с вторым входом блока обнаружения искаженных элементов изображения, вых третьей линии задержки - с вторым входом второго блока запрета, с вто рым входом блока формирователей упр ляющих импульсов и с вторым входом второго блока обнаружения ошибок, третий вход которого подключен к вы ходу блока умножителей, а выход вто рой Линрш задержки соединен с вторы входом блока коммутации, третий вхо которого подключен к выходу пятой линии задержки 2 . Однако приочень больших значениях вероятности появления ошибки увеличивается вероятность того, что ошибка произойдет в блоках элементов одной нумерации в нескольких последующих по полю строк, в эт случае в конце блока элементов в петле обратной связи сумматоров при емной стороны системы будут подстав ляться значения элементов изображения соседних с последними элементами блоков и расположенных на предыдущей строке. В следствии этого может возникнуть ситуация, когда значение последнего элемента блока пер дающей стороны системы и последнего элемента блока, записанного в сумматорах приемной стороны, будут отличаться друг от друга на величину больше, чем максимальное число, представленное четьфьмя младшими разрядами. В результате на приемной стороне следующий блок элементов будет ошибочным, независимо от ошибки в канале. Исправления такого ошибочного блока элементов не происходит,и он заменяется соответствующим блоком предыдущей строки. Вследствие таких дополнительных замен ухудшается качество восстановленного изображения Цель изобретения - повьшюние помехоустойчивости системы. Для достижения поставленной цели в системе передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции, содержащей на передающей стороне последовательно соединенные вьгаитатель, первый вход которого является входом передающей стороны системы, квантователь,преобразователь кода, блок запрета, сумматор, элемент задержки, умножител-ь, выход которого подключен к вторым входам вычитателя. и сумматора, и коммутатор каналов, а также формирователь управляющих импульсов, выход которого подключен к второму входу блока запрета и к второму входу коммутатора каналов, третий вход которого соединен с выходом квантователя, а выход является выходом передающей стороны системы, а на приемной стороне- после-довательно соединенные преобразователь кода, вход которого объединен с первым входом первого блока, обнаружения ошибки и входом первой линии задержки и является входом приемной стороны системы, первый блок злпрета, сумматор, элемент задержки, умножитель и первый коммутатор каналов, второй вход которого объединен с первым входом формирователя длительности импульсов коммутации и с входом второй линии задержки и подключен к выходу первого блока обнаружения ошибки, а выход первого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входу регистра сдвига, первый и второй выходы которого подключены соответственно к первому и второму входам второго коммутатора каналов, формирователь управляющих импульсов, выход которого соединен с вторым входом первого блока запрета, с вторым входом первого блока обнаружения ошибки, третий вход которого подключен к выходу умножителя, с .вторым входом формирователя длительности импульсов коммутации и с входом третьей линии задержки, последовательно соединенные блок запрета, первьй вход которого подключен к выходу первой линии задержки, блок исправления ошибок, блок преобразователей кода и блок сумматоров, выход которого подключен к первому входу блока вьщачи цифрового видеосигнала, выход которого является выходом приемной стороны системы, последовательно соединенные блок обнаружения искаженных элементов изображения и блок формирователей управляющих импульсов, включенные между выходом первой линии задержки и вторым входом блока исправления ошибок, последовательно соединенные второй блок обнаружения оитбок и блок формирователей импульсов коммутации, включенные между выходом первой линии задержки и вторым входом блока выдачи цифрового видеосигнала, последовательно соединенные блок элементов задержки блок умножителей и блок коммутации, включенные между выходом блока сумвторым входом блока сумма маторов и торов, четвертая линия задержки, включенная между выходом второго коммутатора каналов и третьим входо блока вьщачи цифрового видеосигнала при этом выход формирователя длител ности импульсов коммутации соединен с третьим входом второго коммутатора каналов и с вторым входом блока обнаружения искаженныхэлементов изображения, выход третьей линии задержки - с вторым входом второго блока запрета, с вторым входом блок формирователей управляющих импульсо и с вторым входом второго блока обн ружения ошибок, третий вход которог подключен к выходу блока умножителе а выход второй линии задержки соединен с вторым входом блока коммутации, третий вход которого подключен к выходу пятой линии задержки, на приемной стороне введен блок выделения контрольного отсчета и блок формирования кодовой комбинации, включенные последовательно, причем первый вход блока выделения контрол ного отсчета подключен к выходу пер вой линии задержки, второй вход - к выходу формирователя управляющих импульсов, выход блока формирования кодовой комбинации соединен с треть им входом первого коммутатора каналов и с входом пятой линии задерж ки, а выход блока формирования импульсов коммутации подключен к четвертому входу блока коммутации. На фиг.1 представлена структурна электрическая схема передающей стороны системы передачи приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции; на фиг.2 - структурная электрическая схема приемной сторон системы передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции . Система содержит на передающей стороне вычитатепь 1, квантователь 2, преобразователь 3 кода, блок 4 08 запрета, формирователь 5 управляющих импульсов, сумматор 6, элемент 7 задержки, умнозмтел 8, коммутатор 9 каналов, на приемной стороне преобразователь 10 кода, первый блок 11 запрета, сумматор 12, первый коммутатор 13 каналов, умножитель 14, элемент 15 задержки, первый блок 16 обнаружения ошибок, формирователь 17 управляющих импульсов, формирователь 18 длительности импульсов коммутации, регистр 19 сдвига, второй коммутатор 20 каналов, первую линию 21 задержки, третью линию 22 задержки, вторую линию 23 задержки, пятую линию 24 задержки, четвертую линию 25 задержки, блок 26 обнаружения искаженных элементов изображения,второй блок 27 запрета, блок 28 исправления ошибок, блок 29 формирователей -управляющих импульсов, блок 30 умножителей, второй блок 31 обнаружения ошибок, блок 32 преобразователей кода, блок 33 элементов задержек,блок 34 формирования импульсов коммутации, блок 35 сумматоров, блок 36 коммутации, блок 37 вьздачи цифрового видеосигнала, блок 38 вьщеления контрольного отсчета, блок 39 формирования кодовой комбинации. Система работает следующим образом. На первый вход вычитателя 1 подается входной видеосигнал, представленный, например, параллельным восьмиразрядным двоичным кодом. В вычитателе 1 из входного,сигнала вычитается задержанное в петле обратной связи, например,на период дискретизации, (что соответствует одному элементу изображения) значение видеосигнала. Полученное в вычитателе 1 разностное значение двух соседних отсчетов квантуется в квантователе 2 по нелинейной шкале, что позволяет, учитывая свойства зрения, значительно сократить число уровней квантования. Так, например, при 256 уровнях квантования входного видеосигналу достаточно 16 уровней при нелинейном квантовании разностного сигнала. Квантованное на 16 уровнях значение разностного сигнала в квантователе 2 преобразуется в четырёхразрядный код Грея для передачи по каналу связи. Дпя выполнения арифметических операций в петле обратной связи в преобразователь 3 кода код Грея 9 преобразуется в восьмиразрядный двоичный код. В сумматоре 6 происходит сложение текущего разностного значения и значения предьщущего отсчета, полученного после задержки в.элементе 7 задержки. На приемной стороне в сумматоре 12 происходит аналогичная операция. Принятый разностный сигнал в коде Грея преобразуется в преобразователе 10 кода в восьмиразрядный двои ный код, который суммируется в сумматоре 12 со значением предыдущего отсчета видеосигнала, полученного с помощью элемента 15 задержки. Вследствие того, что в системе с дифференциальной импульсно-кодовой модуляцией по каналу связи передается разностный сигнал, ошибка в одном элементе изображения, возникающая из-за помех или искажений, распространяется при восстановлении видеосигнала на приемной стороне на соседние с ним элементы изображения образуя На изображении так называемые треки ошибки, Цтя уменьшения протяженности эти треков ошибки в петлю обратной связ на передающей и приемной сторонах имеютсяумножители 8 и 14 соответственно. Коэффициент умножения выбирается меньше единицы и в этом случае искажения (треков ошибок) приобретают.затухающий характер. Однако при больших ошибках последни подавляются неэффективно. Устранение такого рода искажений может быть осуществлено путем использования сильных корреляционных связей, существукнцих между соседними элементами изображения. Для этого каждая строка разбивается на блоки, содержащие определенное количество элементов изображения. Последний эл мент каждого блока является контрол ным. Расположения контрольных отсче тов, а следовательно,и блоков меняются от строки к строке и от кадр к кадру. Количество отсчетов в блок выбирается таким, чтобы это количес во и число элементов в строке не им ли общих множителей. Тогда вьтолняется условие перемещения контрольны точек и фазы их совпадают через чис ло кадров, равное числу элементов в блоке. Число элементов в блоке, а также и закон их перемещения устана 010 ливается выбором коэффициента деления делителя частоты, входящего в состав формироватепей 5 и 17 управляющих импульсов, на вход которых подаются прямоугольные импульсы с частотой отсчетов (частота дискретизации). В контрольных точках разностное значение видеосигнала не передается, а вместо него с помощью коммутатора 9 посыпается значение видеосигнала предьщущего отсчета, представленное четырьмя старшими разрядами. На приемной стороне разностный сигнал в виде четьгрехразрядного параллельного кода Грея поступает на вход.преобразователя 10 кода, на вход первого блока 16 обнаружения ошибок и через первую линию 21 задержки на вход второго блока 27 запрета, блок 26 обнаружения искаженньгк элементов изображения, второго блока 31 обнаружения ошибок. В первом блоке 16 обнаружения ошибок происходит сравнение в моменты, соответствующие контрольным точка.м принятого видеосигнала и видеосигнала, восстановленного и задержанного в петле обратной связи на период дискретизации, представленного четырьмя старшими разрядами. .Сравнения этих значений в остальные моменты времени не происходит, что обеспечивается подачей на стробирующцй вход первого блока 16 импульсов соответствующей длительности с формирователя 17. Так как в контрольной точке передается значение предьдущего отсчета, то в случае отсутствия . ошибок при передаче данного блока ,эти сравниваемые сигналы равны .и на выходе первого блока 16 сигнал отсутствует. Сигнал отсутствует также на выходе блока 26 обнаружения искаженных элементов изображения. В результате в сумматоре 12 и во всех четырех сумматорах блока 35 сумматоров образуются правильные значения элементов изображения данного блока и блок 36 вьщает соответствующие элементы данного блока 36 с выхода одного из сумматора блока 35 сумматоров. Работой блока 36 управляет блок 34 формирования импульсов коммутации. Если же при передаче блока элементов изображения произощпа ошибка, то она будет воздействовать на все последующие элементы блока, расположенные до контрольного отсчета. Поэтому в результате сравнения неправильно восстановленного значения видеосигнала, полученного на выходе петли обратной связи, со значением контрольного отсчета на выходе первого блока 16 появляется сигнал ошибки. В этом случае в блоке 26 обнаружения искаженных элементов изображения осуществляетс обнаружение искаженного элемента ошибочного блока. В основу обнаружения искаженных элементов положено условие существования сильных корреляционных связей между соседними элементами изображения как в горизонтальном, так и в вертикальном направлениях. В блоке 2б происходит сравнение кодовых комбинаций разностного сигнала двух смежных по полю строк.

В случае превьшгения результатом сравнения предварительно установленного порогового уровня (1/16 части от максимального размаха входного сигнала) при одновременном превышении разностным сигналом данной строки заданного порога (1/16 части от максимального размаха входного сигнала) формируется сигнал, который вьщается на выход в том случае, когда от первого блока 16 обнаружения ошибок поступает сигнал о наличии ошибки в блоке элементов. Выходной сигнал блока 26 поступает на блок 29 формирователей управляющих импульсов, где формируются импульсы управления с длительностью периода дискретизации, поступающие в блок 28 исправления ошибок. Второ блок 27 запрета исключает проникновение контрольного отсчета в блок 28 исправления ошибок. В блоке 28 из входной последовательности форми руется четь1ре потока. Б случае отсутствия импульсов управления эти потоки не отличаются от исходного. При наличии импульсов управления в каждом потоке инвертируется по одно разряду искаженной кодовой комбинации. Сигналы с выхода блока 28 поступают в блок 32 преобразователей кода, состоящий из четьфех идентичн преобразователей. Блок 35 сумматоро содержит четыре одинаковых сумматор в каждом из которых происходит сложние текущего разностного значения и значения предыдущего отсчета, полученного после задержки в блоке 33 элементов задержки. Елок 30 умножителей состоит из четьфех одинаковых умножителей, коэффициенты умножения которых равны коэффициенту умножения умножителя 14. Второй блок 31 обнаружения ошибок содержит четьфе элемент обнаружения, в которых происходит сравнение принятого видеосигнала и видеосигналов, восстановленных и задержанных в петле обратной связи н период дискретизации, представленных четьфьмя старшими разрядами в моменты, соответствующие контрольным точкам. Сравнение этих значений в остальные моменты времени не происходит, что обеспечивается подачей на стробирующий вход второго блока 31 импульсов соответствующей длительности через третью линию 22 задержки.

При правильном обнаружении искаженного элемента ошибочного блока на выходе второго блока 31 появляется сигнал, который после формировани в блоке 34 формирования импульсов коммутации осуществляет выдачу на выход приемной стороны системы с блока 37 сигнала соответствующего сумматора блока 35.

При наличии ошибки во время передачи блока элементов формирователь 18 выдает сигнал управления, который пропускает на выход второго коммутатора 20 сигнал соответствующего блока предьиущей строки, который поступает с регистра 19 сдвига. При неправильном обнаружении искаженного элемента второй блок 31 выдает сигнал управления, который пропускае на выход системы сигналы соответствующего блока предьиущей строки, поступающие через четвертую линию 25 задержки с второго коммутатора 20

В предлагаемой системе предусматривается последуюпщй алгоритм представления последнего элемента блока на переданицей и приемной сторонах системы.

На передающей и приемной сторонах в моменты времени, соответствующие контрольным отсчетам, с помощью блока 4 запрета, первого блока 11 запрета и второго блока 27 запрета разностный сигнал приравнивается к нулю. При безошибочной передаче блока это соответствует тому, что на восстановленном изображении на передающей и приемной сторонах системы значение яркости в точке

контрольного отсчета приравнивается к яркости предьиущего отсчета. Но так как контрольный отсчет не стабилизирован в данной точке (положение его меняется от строки к строке и от кадра к кадру), а также у ттывая сильную корреляционную связь между соседними элементами изображения, такое повторение яркости незаметно для наблюдателя.

При наличии ошибки во время передачи блока на приемной стороне системы предусмотрены два варианта представления последнего элемента блока в петле обратной связи сумматора 12 и сумматоров блока 35,

При правильном обнаружении искаженного элемента ошибочного блока в петле обратной связи сумматоров блока 35.подставляется значение предпоследнего элемента соответствующего сумматора блока 35 по сигналу управления с второго блока 31 обнаружения ошибок, который поступает на вход блока 36 коммутации после формирования в блоке 34. В этом случае в петле обратной связи сумматора 12 по выходному сигналу первогоблока 16 обнаружения ошибок представляется четыре старших разряда предпоследнего элемента блока, переданных в контрольном отсчете, три мпадших разряда устанавливается в нулевое, а следующий за ним разря в единичное состояние.

oncvmff

При неправильном обнаружении или в случае необнаружения искаженного элемента в петлю обратной связи сумматоров блока 35 и сумматора 12 записывается одинаковое вышеуказанное значение.

Значение контрольного отсчета вьщеляется блоком 38. На выходе блока 39 образуется кодовая комбинация вида СаС,С,С.. 1000 ((1)В 6 5 1 . значение символа в п-ом разряде),

которая поступает на вход первого коммутатора 13 и через пятую линию 24 задержки на вход блока 36 коммутации.

Ошибка, вносимая из-за округления четьфех старших разрядов в значение предпоследнего элемента блока необходимого для предсказания,не превьш1ает 8 уровней квантования.Линии задержки, входящие в состав системы, осуществляют задержку на время равное длительности 5лока элементов изображения.

Предлагаемая система с новым алгоритмом представления последнего элемента блока повышает помехоустойчивость и улучшает качество восстановленного изображения при больших вероятностях ошибки, так как повышает точность предсказания первого элемента следующего блока и тем самым увеличивает вероятность корректирования единичных ошибок в блоках элементов, при этом система усложняется незначительно.

Фиг.