Устройство для отображения информации на экране матричной индикаторной панели Советский патент 1984 года по МПК G09G3/28 G06F3/147 

I1 Изобретение относится к автомати и вычислительной технике и может быть использовано в устройствах индикации и регистрации для визуально исследования формы электрических сигналов, измерения их параметров и формирования кодов для ЦВМ. Известно устройство для индикаци содержадее газоразрядную панель, горизонтальные шины которой соедине с дешифратором, связанным с блоком памяти, вертикальные шины - с распр делителем импульсов переключения панели, аналого-цифровой преобразо. ватель и компаратор, соединенные с входной 1ПИНОЙ ГП . Недостатками данного устройства являются возможность ложного запуск устройства в режиме записи и пропус ки сигнала. Наиболее близким по технической сущности к предлагаемому является устройство для отображения, содержа щее газоразрядную панель, горизонтальные шины которой соединены с де шифратором, связанным с блоком памяти, вертикальные щины - с распр делителем импульсов панели, аналого цифровой преобразователь и компаратор , соединенные с входной шиной, коммутатор, подключенньш к блоку памяти и аналого-цифровому преобразователю, два триггера, соединенные с коммутатором и элементами И и ИЛИ 2j Недостатком известного устройств является отсутствие синхронизации момента появления .сигнала, который должен быть отображен на газоразряд ной панели и развертке записывающег сигнала, что приводит к снижению объема отображаемой информации, так как для исключения потери запи сываемой информации развертка записывающего сигнала начинается значительно раньше самого сигнала и вместо сигнала значительная часть панели занимается нулевой информацией. Цель изобретения - повьшгение надежности устройства путем исключения ложного срабатьшания и пропуска сигналов. Поставленная цель достигается тем, что в устройство для отображения информации на экране матричной индикаторной панели, содержащее последовательно соединенные усилитель, вход которого является информационным входом устройства, аналого-цифровой преобразователь и блок памяти, другие входы которого соединены с одними из выходов блока управления памятью, а выход блока памяти соединен с горизонтальными шинами матричной индикаторной панели, распределитель, первый и второй триггеры, генератор импульсов, коммутатор и элемент ИЛИ, выходы генератора импульсов соединены с первым и вторым входами коммутатора, выход которого соединен с первыми входами .распределителя и блока управления памятью, первые входы триггеров и элемента ИЛИ являются установочным входом устройства, выход первого триггера соединен с вторым входом блока управления памятью, выходы второго триггера соединены соответственно с третьими и четвертыми входами блока управления памятью и коммутатора, другой выход блока управления памятью соединен с вторыми входами элемента ИЛИ и второго триггера, выход элемента ИЛИ подключен к второму входу распределителя, один из выходов которого соединен с вертикальными шинами матричной индикаторной панели, введены регистр, блок вычитания и блок сравнения, первые входы регистра и блока вычитания соединены с выходом аналого-цифрового преобразователя, второй вход регистра подключен к другому выходу распределителя, выход регистра подключен к второму входу блока вычитания, третий вход которого соединен с выходом коммутатора, выход блока сравнения соединен с вторым входом второго триггера, первый вход которого соединен с выходом блока вычитания, а второй вход является синхронизирующим входом устройства. На фиг. представлена функциональная схема устройства; на фиг.2схема блока управления памятью. Устройство содержит усилитель I, аналого-цифровой преобразователь 2, блок 3 памяти, матричную индикаторную панель 4, регистр 5, блок 6 вычитания, блок 7 управления памятью, распределитель 8, блок 9 сравнения, триггеры 10 и И, элемент ИЛИ 12, генератор 13 импульсов и коммутатор 14. Блок 7 управления памятью содержит элемент И 15, счетчик 16 адресов, формирователь 17 импульсов 3 записи, инвертор 18(формирователь импульсов считьшания), коммутатор Г Устройство работает следующим образом. Входной сигнал с информационного входа 20 подается на усилитель 1, где усиливается, преобразуется в код в аналого-цифровом преобразоват ле 2 и в виде кода подается-в блок 3 памяти. По команде Готов с установочного входа 21 триггер 11 устанавливается в единичное состояние, разрешая проход частоты записи с генератора 13 импульсов через коммутатор 14 на распределитель 8, блок 7 управления памятью и блок 6 вычитания, одновременно триггер 10 устанавливается в единичное состояние, запрещая работу блока 7 управления памятью, при этом через элемент ИЛИ 12 распределитель 8 устанавливаетсяв нулевое состояние Первый импульс с распределителя записывает в регистр 5 код сигнала аналого-цифрового преобразователя 2. Вторым импульсом частоты записи блок 6 вычитания вычисляет разность vi,/v,2-sj, гдеН4мН2- код амплитуды сигнала во время первого и второго импульсов записи соотве ственно. Эта разность &N,| подается на блок 9 сравнения, где сравнивается с кодом NQ , заданным заранее(Нс -код уровня синхронизации), которая подается по входу 22 синхронизации. В случае Не Л третий импульс запи си заносит код в блок 6 вычитани и на блок 9 сравнения поступает следующая разность: 0 N.i /MyNj. В.случае Mg Л Wj происходит следующее сравнение k т.д. Данный цикл будет повторяться до переполнения распределителя 8, а затем в регистр 5 заносится кодМ, и происходит следунщий цикл сравнения Чс С ,. (гдеги - объем распределителя, i - целое число 0,1,2,... . В случае Не N л (превышение разности кодов сигнала над кедом уровня синхронизации) импульс с блока 9 сравнения устанавливает триггер 10 в нулевое состояние.и разрешает запись кода-сигнала в блок 3 памяти. После заполнения блока 3 памяти импульс переполнения с блока 7 управления памятью устанавливает триггер 11 в нулевое состояние, тем самьм разрешая проход частоты считывания через коммутатор 14 на распределитеш5 8 и блок 7 управления памятью и, разрешая режим считывания с блока 3 памяти через блок 7 управления памятью, этим же импульсом переполнения через элемент ШШ 12 устанавливается в нулевое состояние распределитель 8, обеспечивая воспроизведение на экране матричной панели 4 сигнала, начиная с момента синхронизации. Предлагаемое устройство позволяет повысить надежность устройства, так как для исключения потери записываемой информации развертка записываемого сигнала начинаемся значительно раньше самого сигнала и вместе сигнала значительная часть панели занимается нулевой информацией4

УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ МАТРИЧНОЙ ИНДИКАТОРНОЙ ПАНЕШ, содержащее последовательно соединенные усилитель, вход которого является информационным входом устройства, аналого-цифровой преобразователь и блок памяти,другие входы которого соединены с одними из выходов блока управления памятью, а выход блока памяти соединен с горизонтальными шинами матричной индикаторной панели, распределитель, первый и второй триггеры, генератор импульсов, коммутатор и элемент ИЛИ, выходы генератора импульсов соединены с первьтм и вторым входами коммутатора, выход которого соединен с первыми входами распределителя и блока управления памятью, первые входы триггеров и элемента ИЛИ является установочным входом устройства, выход первого триггера соединен с вторым входом блока управления, памятью, выходы второго триггера соединены соответственно с третьими и четвертыми входами блока управления памятью и коммутатора, другой выход блока управления памятью соединен с вторыми входами элемента ИЛИ и второго триггера, выход элемента ИЛИ подключают к второму входу распределителя, один из вьпсодов которого соединен с вертикальными шинами матричной индикаторной панели, о тлич ающе е(Л с я тем, что, с целью повышения надежности устройства путем исклюс чения ложного срабатывания и пропуска сигналов, оно содержит регистр, блок вычитания и блок сравнения, первые входы регистра и блока вычитания соединены с выходом аналого-цифрового преобразователя, второй вход регистра подключен к У1 другому выходу распределителя, выо 0 ход регистра подключен к второму входу блока вычитания, третий вход которого соединен с выходом коммутатора, выход блока сравнения соединен с вторым входом второго триггера, первьй вход которого соединен с выходом блока вычитания, а второй вход является синхронизирующим входом устройства.