Устройство выделения моментов экстремумов сигнала Советский патент 1984 года по МПК H03K5/24 

Изобретение относится к импульснеги технике, а именно к устройствам сортировки импульсов по амплитуде, устройствам аналиэа сигналов по форм а также к технисе связи. . Известно устройство выделения экстремумов сигнала, содержащее цифр аналоговый преобразователь, выход которого соединен с первым входом схемы сравнения, первую дифференцируюцую цепь, подключенную через инвертор к одному из выходов элемента ИЛИ, к остальным входам которого, подключены выходы первой и второй дифференцирующих цепей, а также гене ратор тактовых импульсов, триггер ре верса, реверсивный счетчик, два элемента ШИ, два одновибратора, дифференщфующую цепь, элемент И С1 J« Недостатком таких устройств является низкое быстродействие, так как, если числовой диапазон анализируемых сигналов составит Р, то макси мальное время анализа cocTaBifr РТ, где Т - период поступления тактовых импульсов. Наиболее близким к изобретению по технической сущности является уст ройство выделения моментов экстремумов сигнала, содержащее аналого-цифровой преобразователь, вход которого соединен со входной шиной, а выходы соединены со входом первого цифроана логового преобразователя, выход которого подключен к первому входу бло ка сравнения, выход которого через дервую дифференцирующую цепь соединен с инвертором и первым входом логического элемента ИЛИ, к другим входам которого подсоединены выход инвертора и выход второй дифференцирующей цепи, выходы аналого-цифрового преобразователя соединены с первой группой входов блока совпадения и со входами .второго шфроаналогового преобразователя, выход которого соединен со вторым входом бло ка сравнения, выходы первого элемента задержки соединены со второй груп пой входов блока совпадения и входами второго элемента задержки, выходы которого соединены с третьей группой входов блока совпадения, выход которого соединен с входом дифференцирую щей цепи С 2 3. Однако известное устройство позволяет определить незначительное количество параметров исследуемого сигнала, моменты максимумов и минимумов сигнала и. амплитуду сигнала в , этих точках, а также моменты постоянства сигнала, и не позволяет определить моменты равенства нулю второй производной и амплитуду первой производной, которые позволяют более полно проанализировать исследуемый сигнал, т.е. обладает низкими функциональными возможностями. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения более полного анализа исследуемого сигнала. Поставленная цель достигаемся тем, что в устройство, содержащее аналого-цифровой преобразователь,вход которого соединен со входной шиной, а выходы соединены со входом первого цифроаналогового преобразователя, с первой группой входов блока совпадения и входами первого элемента задержки, выходы которого соединены со входаш второго цифроаналогового преобразователя, со второй группой входов блока совпадения и входами второго элемента задержки, выходы которого соединены с третьей группой входов блока совпадения, первьй блок сравнения, второй вход которого подключен к шине нулевого ь. потенциала, введены второй блок сравнения, два вычитающих блока, третий цифроаналоговьй преобразователь, три дополнительных элемента задержки, три сумматора по модулю два, дополнительный аналого-цифровой преобразователь, при этом выходы первого и второго цифроаналоговых преобразователей подключены ко входам первого вычитающего блока, выход которого подключен ко входам дополнительного аналого-цифрового преобразователя, первым входам первого и второго блоков сравнения, выходы второго элемента задержки подключены к входам третьего цифроаналогового преобразователя, вькоды второго и третьего цифроаналоговых преобразователей подключены ко входам второго вычитающего блока, выход которого подключен к второму входу второго блока сравнения, выхода блока совпадения и блоков сравнения подключены к первым входам соответствующих сумматоров по модулю два и через соответствующие дополнительные элементы задержки ко . вторьв4 входам соответствующих сумматоров по модулю два. 31 На чертеже приведена структурная схема предлагаемого устройства. Устройство вьделения моментов экстремумов сигнала содержит аналого цифровой преобразователь 1 (АЦП), до полнительный аналого-цифровой преобразователь 2, при этом выход аналого цифрового преобразователя 1 подключе к входу поспедовательно соединенных первого и второго, элементов 3 и 4 задержки и к входу первого цифроаналогового преобразователя 5 (ЦАП), вход второго элемента 4 задержки подключен к входу второго цифроанаПогового преобразователя 6, а выход к входу третьего щ роаналогового преобразователя 7, при этом выход второго цифроаналогового преобразова теля 6 подключен к входу первого и второго вычитающих блоков 8 и 9, выходы которых соответственно подклю чены к входу первого и второго блока сравнения 10 и 11, а вход второго элемента задержки 4 подключен к входу блока 12 совпадения, причем вькод первого и второго блоков сравнения 10 и 11 подсоединены соответственно через дополнительные элементы задерж 13 и 14, выход блока 12 совпадения подсоединен через дополнительный элемент задержки 15 к входам суммато ров 16 - 18 по модулю два, при этом вход аналого-цифрового преобразовате ля 1 подключен к входной шине 19, выход дополнительного аналого-цифрового преобразователя 2 подключен к первой выходной шине 20, выходы сумматоров 16 - 18 подключены соответст венно к второй, третьей и четвертой шинам 21-23 выходных сигналов. Устройство работает следующим образом. Исследуемый сигнал U по шине 20 поступает на вход АЦП 1, который пре образует в цифровой код с требуемой точностью, которая определяется разрядностью АЦП. Моменты постоянства исследуемого сигнала определяются, как постоянство цифровых эквивалентов исследуемого сигнала J, на входах АЦП в течение времени, равного суммарному времени задержки элементами 3 и 4. Таким образом, на входы блока совпадения 12 поступают три ци ровых кода,; соответствующих исследуе мому сигналу в три различных момента времени, отстоящих друг от друга на время задержки элементами 3 и 4, В случае равенства этих цифровых кодов 66 4 на выходе блока совпадения 12 появляется сигнал логической 1. Так как на вход сумматора 18 по модулю два поступает сигнал с вьГхода блока совпадения 12 и задержанный элементом задержка 15 на Atj, то на выходе сумматора 18 по модулю два появляется импульс длительностью t при изменении состояния блока совпадения 12 с логического О на 1 и наоборот. Величину мгновенного значения исследуемого сигнала в моменты времени, соответствующие постоянству исследуемого сигнала снимают с выходов АЦП. Моменты максимумов и минимумов исследуемого сигнала определяются, как моменты смены знака первой производной. Величина первой производной определяется как V(t+ ut - и X (t) t. где ЛЬ,- величина времени задержки элементов 3 и 4. Для этого цифровые коды с выхода АЦП, задержанные на время t, элементом задержки 3, преобразуются в аналоговую величину с помощью ЦАП 5 и ЦАП 6. Разность U(t + ut)-Uy(t) вычисляется первым вычитающим блоком 8, который должен иметь коэффициент передачи, равный величине (At) .,Ha выходе вычитагадего блока получается сигнал, равный величине первой производной. Полученное значение первой производной преобразуют с помощью дополнительного АЦП в цифровойкод с заданной точностью, однако не выше чем точность АЦП. Знак первой производной определяет блок сравнения 10, в котором сигнал первой производной сравнивается с шиной нулевого потенциала. Если первая производная положительна, то на выходе блока сравнения 10 устанавливается сигнал логической 1, если отрицательная, то - О. Моменты смены знака первой производной выделяются с помощью элемента задержки 13 и сумматора 16 по модулю два так, как это было описано выше, и снимаются по шине 21. Величина мгновенного значения максимумов и минимумов сигналов снимается с выходов АЦП. Моменты равенства нулю второй производной определяются как моменты смены знака второй производной. Для этого получают два текущих значения первой производной (u,)i .u.(,(t) . Uii(t 2 t UjtCt at -St., Знак второй производной UJ определяется как ) -sign f(U),);- up;j. Значение Ud получается на выходе второго вычитающего блока 9 аналогич но получению значения U, при этом коэффициент, передачи второго вычитаю щего блока 9 равен величине коэффици ента передачи первого .вычнтаю19его блока 8 и равен (лс). Сигналы с выходов вычитающих блоков 8 и 9 сравниваются блоком сравнения 11. Моменты изменення выходного логического уровня блока сравнения 11 соответствуют нулевые значениям второй производной и вьщеляются с помощью элемента задержки 1А и сумматора 17 по модулю два. Импульсы, соответствующие моментам времени равенства нулю второй производной снимаются по шине 22. Таким образом, предяагаемое устройство обладает более широкими функциональными возможностями по сравнению с известные, так как позволяет определять дополнительные параметры исследуемого сигнала.

УСТРОЙСТЮ ВЬЩЕЛЕНИЯ МОМЕНТОВ ЭКСТРЕМУМОВ СИГНАЛА, содержащее аналого-цифровой преобразователь, вход которого соединен со входной шиной, а выходы соединены с входом первого цифроаналогового преобразователя, с первой группой входов блока совпадения и входами первого элемента задержки, выходы которого соединены с входами второго цифроаналогового преобразователя, с второй группой входов блока совпадения и входами второго элемента задержки, выходы которого соединены с третьей группой входов блока совпадения, перв блок сравнения, второй вход которого подключен к шине нулевого потенциала, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения более полного анализа исследуемого сигнала, в него введены второй блок сравнения, два вычитающих блока, третий цифроаналоговий преобразователь, три дополнительных элемента задержки, три сумматора по модулю два, дополнительный аналого-цифровой преобразователь, при этом выходы первого и второго цифроаналоговык преобразователей подключены к входам первого вычитамцего блока, выход которого . подключен к входам дополнительного аналого-цифрового преобразователя, первым входам первого и второго блоков сравнения, выхоДы второго элемента задержки подключены к входам третьего цифроаналогового преобразователя, выходы второго и третьего цифроаналоговых преобразователей подключены к входан второго вычита гщего блока, выход которого подключен к второму входу второго блока сравнения, выходы блока совпадения и блоков сравнения подключены к первым входам соответствующих .сумматоров по модулю два и через соответствуюФ щие дополнительные элементы задержки Од к вторым входам соответствующих сумматоров по модулю два.