Следящий аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/48 

Изобретение относится к автомати- Ке н вычислительной технике и может использоваться для преобразования бы- строизменяющихся аналоговых сигналов

В ЦИФРОВОЙ КОДs

На чертеже изображена функциональная схема преобразователя.

Следящий аналого-цифровой преобра- зователь содержит реверсивный счетчик 1 импульсов, накапливающий сумматор 2, первый 3 и второй 4 блоки Умножения, накапливающий сумматор 5, цифровой сумматор 6, цифроаналоговый преобразователь 7, генератор 8, управляемый напряжением, блок 9 выделения модуля, входную шину 10, блок 11 сравнения, содержащий нуль-орган 12 и вычитатель 13, выходную шину 14, тактовую шину 15, распределитель 16 импульсов.

Следящий аналого-цифровой преобразователь работает следующим образом, В исходном состоянии реверсивный счетчик 1 импульсов, сумматоры 2,5 и 6 находятся в нулевом состоянии (схема установки в 0м не показана). На входную шину 10 поступает сигнал, подлежащий аналого-цифровому преобразованию. При помощи тактовых импуль- сов, поступающих на шину 15 тактовых импульсов, и распределителя 16 импульсов задается шаг дискретизации аналого-цифрового преобразования по времени. Генератор 8, управляемый напряжением, при нулевом значении напряжения на выходе блока 9 выделения модуля вырабатывает импульс с частотой следования f 1/t , где t.HCKp - шаг дискретизации по времени, причем при увеличении разности между текущим значением входной величины и сигналом с ЦАП 7 по модулю, который выделяет блок 9 выделения модуля, частота импульсов с генератора 8 пропорционально увеличивается,

Значение сигнала на выходе нуль- органа 12 определяет направление счета в реверсивном счетчике 1 импульсов. Причем.если выходной сигнал tнуль-орган равен 1, то производится операция суммирования, если равен О,, то операция вычитания.

Как только величина разности между входным сигналом и сигналом, по- ступающим с выхода ЦДЛ 7, в дискретные моменты времени достигнет уровня срабатывания нуль-органа 12, на его

o

5

0

5

0

5

0

5

0

выходе сформируется сигнал уровня логической единицы, который поступает на вход управления реверсом счетчика 1 импульсов, В зависимости от величины разности по модулю в реверсивный счетчик 1 импульсов за один такт преобразования записывается число импульсов, пропорциональное значению второй производной от входного сигнала в данный момент времени, В дальнейшем код счетчика 1 импульсов по сигналу, снимаемому с первого выхода распределителя 6 импульсов, суммируется при помощи цифрового сумматора 2 с кодом, записанным в его память на предыдущем такте преобразования, В результате на выходе накапливающего сумматора 2 формируется код, пропорциональный значению первой производной от преобразуемого сигнала в данный момент дискретизации, В дальнейшем оценки второй производной и первой производной от входного сигнала поступают соответственно на входы блоков 3 и 4 умножения, где производится умножение этих оценок на постоянные коэффициенты, которые определя- . ются из условия устойчивой работы АЦП, На втором такте работы распределителя 16 импульсов производится суммирование при помощи накапливающего сумматора 5 выходного кода накапливающего сумматора 2 с кодом, записанным в накапливающем сумматоре 5 на предыдущем такте преобразования. На третьем такте работы распределителя производится суммирование выходных кодов блоков умножения 3 и 4 и накап- , ливающего сумматора 5 при помощи цифрового сумматора 6, В дальнейшем при помощи цифроаналогового преобразователя 7 осуществляется преобразование выходного кода цифрового сумматора 6 в аналоговую величину, которая вычитается из входного сигнала и при помощи нуль-органа 12 определяется знак ошибки слежения и т.д. На основании алгоритма работы следящего АЦП цифровые сумматоры с памятью должны обеспечивать как суммирование кодов, так и их вычитание. Это производится при помощи дополнительного кода, который может быть получен за счет того, что старший разряд реверсивного счетчика импульсов 1, а также накапливающих сумматоров 2 и 5 являются знаковыми. Если все перечисленные знаковые разряды равны 0, то произво15если 1 -

дится операция суммирования, то вычитание.

В моменты дискретизации входного сигнала по времени на выходе блока 9 выделения модуля появляется сигнал, пропорциональный абсолютному значению сигнала рассогласования Ј(t). При этом с выхода генератора 8 на счетный вход реверсивного счетчика 1 импуль- сов поступают импульсы, частота которых пропорциональна |Ј (t)| . Число импульсов, записанное в реверсивном счетчике 1, в момент времени t (момент дискретизации) определяется выражением

X(t) X(t ) + h sign Ј(t) (f + помощью соответственно первого j

c/2

второго 4 блоков умножения,

+ f /Ј(t) I )d

(1)

где h0 - единица счета реверсивного

счетчика импульсов; X(tc)-число импульсов, записанное в реверсивном счетчике импульсов в момент времени t0j

X(t) -число импульсов, записанное в реверсивном счетчике импульсов в текущий момент времени;

signЈ(t)-3HaK сигнала рассогласования, определяющий направление счета;

fQ - некоторая начальная частота дискретизации, соответствующая нулевому значению сигнала рассогласования Ј(t).

Работа остальной части схемы синхронизуется импульсами с распределителя 16 импульсов, период которых постоянен Т0 const.

В каждый момент времени на выходе накапливающего сумматора 2 появляется код, равный сумме кода на выходах реверсивного счетчика 1 и кода, записанного в регистре «памяти. Этот код соответствует значе- нию координаты на выходе сумматора с памятью в момент времени t0 (k-l)T0 Точно также работает и накапливающий сумматор 5. Таким образом в тактовые моменты времени выходные координаты сумматоров с памятью изменяются по закону

N(kT0) N (k-l)T0J+ h(kTe), (2) где N(kT0)-H - значения выходной ко- N(k-l)T0J ординаты сумматоров с памятью в дискретные моменты времени kT0 и (k-l)T

о

- значение входной координаты сумматора с памятью в момент времени kT0. к формуле (2) Z-преобра

эование, находят передаточную, функцию сумматора с памятью , . N(Z) Z

w (z) h(z) Ен -

(3)

15

Б каждый тактовый момент времени код, поступающий на входы накапливающих сумматоров с памятью, умножается на

постоянные коэффициенты о( и

помощью соответственно первого j

c/2 С

и

помощью соответственно первого j

второго 4 блоков умножения,

С учетом формулы (3) Z-преобразо- вание напряжения компенсации II,, на выходе ЦАП 7 в дискретные моменты времени имеет вид

UK(Z) 0(1 X(Z) + о(, + (|-)7X(Z),

(z)

(4)

где X(Z) Z - изображение выходного сигнала (СТ2) 1 в дискретные моменты времени kT0.

Рассмотрим динамическую погрешность предлагаемого следящего АЦИ. При этом генератор 8 является безынерционным линейным элементом, т,е, его частота линейно зависит от сигнала рассогласования

fOP k rSMfЈ(t)l.

В уравнении (1) подставляют вместо текущего времени t дискретный момент времерш kT0, а вместо 10 (k-l)T0. Если интервал времени Т0 выбран достаточно малым, на котором можно считать, что Ux const, тогда уравнение (1) можно представить в виде

X(kT0) X(k-I)T0+ h0f0T0signЈ(kT0) -f

+T0krSH Ј(kT0)

(5)

Начальная частота генератора 8 может быть выбрана из соотношения

fo I/To,

при этом величина добавочного сигнала в уравнении (5), эквивалентная шуму квантования

y(kT0) h0foT0sign Ј(kT0) , не будет превышать единицы счета реверсивного счетчика Ь0, В дальнейшем можно считать, что разрядность

АЦП достаточно велика и шум кванто вания можно не учитывать.

Применяя Z-преобразование к уравнению (5), получают изображение выходной координаты реверсивного счетчика 1 ,

ZT0 kr

X(Z)

Z-l

i«fe(Z)

(6)

Поскольку Z-преобразование сигнала

рассогласования и входного сигнала связаны уравнением

Ј(Z) UX(Z) - Uk(Z),

подставляют уравнение (6) в уравне- ние (4) и, учитывая последнее уравнение, записывают передаточную функцию следящего-АЦП по рассогласованию

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для преобразования быстроизменяющихся аналоговых сигналов в цифровой код. Изобретение позволяет повысить точность преобразования аналоговой величины в код за счет уменьшения динамической погрешности. Для этого в следящий аналого-цифровой преобразователь, содержащий нуль-орган 12, вычитатель 11, цифроаналоговый преобразователь 7, реверсивный счетчик 1, первый накапливающий сумматор 2, введены два блока 3 и 4 умножения, генератор 8, управляемый напряжением, блок 9 выделения модуля и распределитель 16 импульсов. 1 ил.

fm ()

) -()3 + Tekr,,Hr(I-Z )4+eC40-Z- )-H;

(7)

Подавая на вход следящего АЦП токо

вые сигналы Ux(t)

(г

0,1,2,3,...), нетрудно найти значения соответствующих установившихся ошибок в дискретные моменты времени.

В частности, если в качестве вводного сигнала взять параболическую функцию Ux(t) R/2-t2, для ко- тброй Z-преобразование имеет вид

Т1 /7 ч - bnzCZ+ii UW 2(Z-1)3

Тогда, подставив последнее выраже ние в уравнение (7) определяют установившуюся ошибку в моменты замы кания

T-ilisbC 2 Ј(z) :

о

(8)

«.

Таким образом, после затухания переходного процесса в предлагаемом следящем АЦП последний точно может отслеживать параболическую вводную функцию.

Соответственным выбором параметров следягощего АЦП: TQ, kri)H , o(( и

0(4 обеспечивается устойчивость переходного процесса в следящем АЦПе В частности выбирают перечисленные па

раметры из соотношений:

та . (). рэ

М

«/.- d

о(2

1 гч

( У-&

- m /

Lo (9)

где

p - постоянная времени следяще- ,го АЦП.

Тогда перечисленные параметры выбираются из условия попадания корней характеристического уравнения следящего АЦП

i-zHs(bЈ,3+H« (-)Ч

/U() 4-1-0 о

(Ю)

0

25

30

35

40

45

50

55

в круг радиуса 1/Т0 с центром в точке (-1/Тд, J0 ри этом может быть обеспечено необходимое качество пе-1 реходного процесса,- в частности отсутствие колебательности.

Чтобы следящий АЦП достаточно быстро отслеживал входные сигналы, величина | должна выбираться из условий

2

То Н

и).

макс где WMC,RC- максимальная частота

входного сигнала Ux. Формула изобретения

Следящий аналого-цифровой преобразователь, содержащий последовательно соединенные цифроаналоговый преобразователь, блок сравнения, реверсивный счетчик импульсов и первый накапливающий сумматор, вторые входы которого соединены с соответствующими его выходами, второй вход блока сравнения является входной шиной, отличающийся тем, что, с целью повышения точности преобразова-- ния за счет уменьшения динамической погрешности слежения, в него введены второй накапливающий сумматор, цифровой сумматор, два блока умножения, блок выделения модуля, распределитель импульсов и генеоатор, управляемый напряжением, выход которого соединен с тактовым входом реверсивного счетчика импульсов, а вход - с выходом блока выделения модуля, вход которого соединен с вторым выходом блока сравнения, выходы реверсивного счетчика импульсов через первый блок умножения подключены к соответствующим первым входам цифрового сумматора, вторые и третьи входы которого соответственно подключены к соответствующим выходам второго накапливающего сумматора и к соответствующим выходам второго блока умножения, входы которого объединены с соответствующими первыми входами второго накапливающего сумматора и соединены с соответствующими выходами первого накапливающего сумматора, вторые входы второго

накапливающего сумматора соединены с соответствующими его выходами, а тактовые входы цифрового сумматора, первого и второго накапливающих сумматоров подключены соответственно к первому, второму и третьему выходам распределителя импульсов, вход которого является тактовой шиной, причем выходы второго накапливающего сумматора являются выходной шиной, а выходы цифрового сумматора соединены с соответствующими входами цифроаналогового преобразователя.