Вычислительное устройство Советский патент 1984 года по МПК G06F7/62 

кировки управляемого делителя частоты и входом установки в 1 триггера, вход установки в О которого соединен с выходом схемы сравнения, выход второго элемента И соединен с

первым входом третьего элемента ИЛИ, второй вход которого соединен с ,ходом управляемого делителя частоты, а выход третьего элемента ИЛИ соединен со счетным входом второго счетчика.

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор тактовой частоты, первьй, второй и третий счетчики, одновибратор, схему сравнения, триггер, элемент И-НЕ, первый, второй, третий, четвертый и пятый элементы И, первый и втЪрой элементы ИЛИ и управляемый делитель частоты, причем выход генератора тактовой частоты соединен с первыми входами первого, второго и третьего элементов И, второй вход второго элемента И соеДи-. иен с входом первого числа устройства и с первым входсм элемента И-НЕ, второй вход которого соединен с первьми входами четвертого и пятого элементов И и с входом задания режима Деление устройства, выход элемента И-НЕ соединен с вторым входом пер,вого элемента И, третий вход которого соединен с входом второго числа устройства, а выход - со счетным входом первого счетчика, разрядные . выходы первого и второго счетчиков соединены соответственно с первой и второй группами входов схемы сравнения, выход которой соединен с вторым входом четвертого элемента Икс первым входом первого элемента ИЛИ, второй вход которого соединен с выходом одновибратора, а выход - с вторым входом пятого элемента И, выход четвертого элемента И соединен с входом установки первого счетчика, выход пятого элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с тактовым входом управляемого делителя частоты и с выходом третьего элемента И, второй вход которого соединен ё с прямым выходом триггера, а третий вход соединен с входом задания режима (Л Умножение устройства, выход второго элемента ИЛИ соединен со счетным входом третьего счетчика, вход одновибратора соединен с вторым входом второго элемента И, разрядные выходы второго счетчика соединены соответ.ственно с установочными входами управляемого делителя частоты, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены шестой элемент И, третий элемент ИЛИ и элемент задержки, причем первый вход шестого элемента И соединен с третьим Входом третьего элемента И, второй вход шестого элемента И соединен с выходом одновибратора, а выход шестого элемента И соединен с входом элемента задержки и входом разрешения записи коэффициента деления управляемого Делителя частоты, выход элемента задержки соединен с установочным входом второго счетчика, первый вход элемента И-НЕ соединен с входом бло

Изобретение относится к автоматике и вьиислительной технике и может быть использовано для выполнения множительных и делительных операций над времяимпульсными сигналами с представлением результата в цифровой форме. Известно вычислительное устройство содержащее генератор импульсов, счет чики, схему сравнения, однрвибратор и элементы И, ИЛИ, НЕ ClJНедостатком данн-ого устройства ЯВЛЯЮТСЯограниченные функциональные возможности, так как оно позволяет выполнять только операцию деления времяимпульсных сигналов. Наиболее близким к изобретению по технической сущности является вычислительное устройство, содержащее счетчики, первый из которых подкл(очен счетным входом к выходу первого элемента И, а выходами - к первой группе входов блока сравнения кодов соединенного второй группой входов с выходами второго счетчикаs а выхоцом - с первым входом первого элемента ИЛИ, второй вход которого чере сдновибратор подключен к шине ввода Первого времяимпульсного сигнала и .к Первому входу первого элемента Mj, соединенного вторым входом с выходол генератора импульсов и с первым входом второго элемента И, подключенног вторым входом к шине ввода второго времяимпульсного сигяала, а выходом к суммирующему входу второго счетчика, триггер, дешифратор нуля,, элемент И-НЕ, второй элемент ИЛИ, трети четвертый и пятый элементы И и управ ляемый делитель частоты, соединенный счетным входом с выходом третьего элемента И и с первым входом второго элемента ИЛИ, управляющими входами с выходами первого счеТчика, а выходом - с вычитающим входом второго счетчика, подключенного выxoдa и к входам дешифратора нуля, а входом обнуления - к выходу четвертого элемента И, соединенного первым входом с шиной установки режима Деление, с Первым входом элемента И-НЕ и с первым входом пятого элемента И, а вторым входом - с первым входом первого элемента ИЛИ, подключенного выходом к второму входу пятого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, подключенного выходом к счетному входу третьего счетчикаJ причем выход дешифратора нуля соединен с первым входом триггера, подключенного вторым входом к шине ввода второго времяимпульсного сигнала, а выходом - к первому входу третьего элемента И, соединенного вторым и третьим входами соответственно с выходом генератора импульсов и с шиной установки режима Умножение, а элемент И-НЕ подключен вторым входом к шине ввода первого времяимггульсного сигнала, а выходом - к третьему входу второго элемента И 2 J. Недостатком известного устройства является невысокое быстродейстрие . Цель изобретения - увеличение быстродействия вь числительного устройства. Поставленная цель достигается тем, что в вьгчислительное устройство, содержащее генератор тактовой частоты, первый, второй и третий счетчики, одновибратор, схему Сравнения, триггер, элемент И-НЕ, первьй, второй, третий, четвертый к пятьш элементы И, первый и второй элементы ИЛИ и управляемьй делитель частоты, причем выход генератора тактовой частоты соединенс первыми вход;1ми первого, второго и третьего элементов И, второй вход второго элемента И соединен с входом .первого числа устройства и с первым входом элемента И-НЕ, второй вход -3 которого соединен с первыми входами 1 четвертого и пятого элементов И и с входом задания режима Деление устройства, выход элемента И-НЕ соединен с вторым входом первого элемента И, третий вход которого соединен с входом второго числа устройства, а выход - со счетным входом первого счетчика, разрядные выходы первого и второго счетчиков соединены соответственно с первой и второй группами входов схемы сравнения, вьпсод ко торой соединен с вторым входом четвер :того элемента И и с первым входом пер вого элемента РШИ, второй вход котор го соединен с выходом одновибратора, а выход - с вторым входом пятого эле мента И, выход четвертого элемента И соединен с входом установки в О пе вого счетчика, выход пятого элемента И соединен с первым входом второг элемента ИЛИ, второй вход которого соединен с тактовым входом управляемого делителя частоты и с выходом третьего элемента И, второй вход кот рого соединен с прямымвыходом триггера, а третий вход соединен с входом задания режима Умножение устройства, выход второго элемента ИЛИ соединен со счетньм входом третьего счетчика, вход одновибратора соединен с вторым входом второго элемента И, разрядные выходы второго счетчика соединены соответственно с уста новочными входами управляемого делителя частоты, введены шестой элемент И, третий элемент ШШ и элемент задержки, причем первый вход шестого элемента И соединен с третьим входом третьего элемента И, второй вход шее того элемента И соединен с выходом одновибратора, а выход шестого элемента И соединен с входом элемента задержки и входом разрешения записи коэффициента деления управляемого делителя частоты, выход элемента задержки соединен с установочным входом второго счетчика, перввш вход элемента И-НЕ соединен с входом блокировки управляемого делителя частоты и входом установки в 1 тригге ра, вход установки в О которого со динен с выходом схемы сравнения, выход второго элемента И соединен с первым входом третьего элемента ИЛИ,

второй вход которого соединен с выходом управляемого делителя частоты, а выход третьего элемента ИЛИ соедирьм входом элемента И 18, входом 10 задания режима Деление и вторым входом элемента И-НЕ 9, выход элемен24иен со счетным входом второго счетчика. На чертеже представлена функциональная схема вычислительного устройства. Устройство содержит первьй счетчик 1, управляемый делитель 2 частоты, схему 3 сравнения, второй счетчик 4, первый элемент ИЛИ 5, одновибратор 6, вход 7 первого числа, первьй элемент И 8, элемент И-НЕ 9, вход 10 задания режима Деление, второй элемент . И 11, в-ход 12 второго.. числа, генератор 13 тактовой частоты, триггер 14, третий элемент И 15, вход 16 задания режима Умножение, второй элемент ИЛИ 17, четвертый 18 и пятый .1 9 элементы И третий счетчик 20, третий элемент ИЛИ 21, шестой элемент И 22 и элемент 23 задержки, причем выход генератора 13 тактовых импульсов соединен с первыми входами элементов И 8, 11 и 15, вход 7 первого числа устройства соединен с первым входом элемента И-НЕ 9, вторым входом элемента И 11, входом блокировки управляемого делителя 2 частоты, входом одновибратора 6 и входом установки в l триггера 14, вход 12 второго числа устройства соединен с вторьм входом элемента И 8, третий вход которого соединен с выходом элемента И-НЕ 9, а выход - со счетHbiM входом счетчика 1 , выходы счетчиков 1 и 4 соединены соответственно с первой и второй группами входов схемы 3 сравнения, выход которой соединен с первыми входами элемен- ; тов ИЛИ 5 и И 18 и с входом установки в О триггера 14, выход которого соединен с вторым входом элемента И 15, третий вход которого соединен с входом 16 задания режима Умножение и первым входом элемента И 22, второй вход которого соединен с выходом одновибратора 6 и вторым входом элемента ШШ 5, выход элемента И 15 соединен с тактовьм входом управляемого делителя 2 частоты и первым входом элемента ИЛИ 17, второй вход которого соединен с выходом элемента И 19, а выход - со счетным входом счетчика 20, выход элемента ИЛИ 5 соединен с первым входом элемента И 19, второй вход которого соединен с втота И 11 соединен с первым входом эл мента ИЛИ 21, второй вход которого соединен с выходом управляемого дели теля 2 частоты, а выход - со счетны входом счетчика 4, выход элемента И соединен с входом разрешения записи коэффициента деления управляемого д лителя 2.частоты и входом элемента задержки, выход которого соединен с установочным входом счетчика 4. Устройство работает следующим образом. Режим деления времяимпульсных сигналов задается путем подачи разре тающего потенциала на вход 10. При этом импульсы опорной частоты с выхода -генератора 13 тактовой частоты проходят через элемент И 11 в течение временного интервала Т (соотве ствующего длительности Первого время импульсного сигнала, поданного на вход 7) и поступают на вход счетчика 4 (через элемент ИЛИ 21). Содержи мое счетчика линейно возрастает и в момент окончания указанного интервала оказывается ра.вньЧм Ny f Т . Это значение кода сохраняется в счет 4 до окончания процесса вычисле НИН искомого отношения временных ин,тервалов. Одновременно первый времяимпульсный сигнал инвертируется элементом И-НЕ 9 и подается на элемент И 8, закрывая его, в результате импульсы с выхода генератора 13 тактовой частоты в течение временно го интервала Т не могут пройти на счетный вход счетчика 1. В момент окончания первого времяимпульсного сигнала на выходе одновибратора 6 формируется короткий импульс, которьй через элементы ИЛИ 5, И 19 и ИЛИ 17 поступает в счетчик 20, Это означает, что во временной интервал Т (соответствует длительности второго времяимпульсного сигнала, поступающего на вход 12 одновременн с первым времяимпульсным сигналом, при этом предполагается, что Т Т уложился один временной интервал После этого на выходе элемента ИНЕ 9 появляется разрешакяций потенциал, элемент И 8 открывается и импульсы с выхода генератора 13 такт вой частоты начинают заполнять счет чик 1, содержимое которого увеличив ется до тех пор, пока не сравняется с кодом, накопленным в счетчике 4. В момент равенства кодов на выходе схемы 3 сравнения формируется импульс, который проходит через открытый элемент И 18 и обнуляет счетчик 1. Кроме того, этот импульс проходит через элементы ИЛИ 5, И 19 и ИЛИ 17 и заносится в счетчик 20. Это означает, что во временной интервал уложился второй интервап длительностью Т . Далее содержимое счетчика 1 вновь начинает увеличиватБся до следующего совпадения с кодом счетчика 4, фиксируемого схемой 3 сравнения. Последующая совокупность действий аналогична рассмотренной выше. Процесс вычислений заканчивается с окончанием временного интервала Т-, при этом элемент И 8 закрьшается и поступление импульсов в счетчик 1 прекращается в выходном счетчике 20 образуется код, равный целой части отношения Т./Т а в счетчике 1 остаток от деления. Режим умножения времяимпульсных сигналов задается путем подачи разрешающего потенциала на вход 16, при этом подготавливаются элементы И 1 5 и 22, триггер 14 находился в исходном положении О. В момент времени, соответствующий началу временных интервалов Т и Т,, импульсы с выхода генератора 13 тактовой частоты начинают поступать на счетные входы счетчика 4 (через элементыИ 11 и ТПИ 21) и счетчика 1 (через элемент И В, открытый разрешающим потенциалом с выхода элемента ИНЕ 9). Передним фронтом первого времяимпульсного сигнала триггер 14 устанавливается в положение 1, при этом разрешающий потенциал с его единичного выхода подается на соответствующий управляющий вход элемента И 15, и он открывается, пропуская импульсы с выхода генератора 13 тактовой на счетный вход счетчика 20 через элемент ШШ 17. Эти же импульсы (непосредственно с выхода элемента И 15) поступают на счетньм вход управляемого делителя 2 частоты, но последний в интервале времени Т блокирован первым времяимпульсным сигналом, поэтому импульсы на эле-, мент ИЛИ 21 Не проходят. Таким образоМ;. в счетчиках 1,,4 и 20 параллельно формируется линейно нарастающий код, который в момент окончания Т равен N., , . 71 В момент времени, соответствующий окончанию временного интервала Т, блокировка делителя 2 снимается, одновибратор 6 формирует короткий импульс, который через элемент И 22 поступает на установочный вход делителя и разрешает перенос кода N-r из . .Ч счетчика 4 в делитель, тем самым в делителе 2 устанавливается требуемый коэффициент деления, равный N-. Затем этот же импульс, задержанный эле ментом 23, проходит на установочньй вход счетчика 4 и устанавливает в положение О все его разряды, кроме младшего, который устанавливается в положение 1, тем самым в счетчике 4 устанавливается код 000....01. Начиная с этого момента времени импульсы с выхода делителя 2, следующи с частотой fg /N-f-, начинают поступать на счетный вход ;четчика 4 (через элемент ИЛИ 21), а ш-тульсы с выхода генератора 13.тактовой частоты продолжают поступать на счетные входы счетчика 1 (через элемент И 8) и счетчика 20 (через элементы И 15 и ИЛИ 17). В момент времени, соответствующий окончанию временного интервала Tj элемент И 8 закрывается и поступление импульсов генератора 13 тактовой частоты на счетчик 1 прекращается, при этом в счетчике фиксируется код, равньм NT Счетчики 4 и 20 продолжают работать. В момент времени, когда содержимо счетчика 4 становится равньм коду N хранящемуся в счетчике 1, срабатывает схема 3 сравнения, импульс с выхо да которой возвращает триггер 14 в исходное положение О, при этом прекращается поступление импульсов генератора 13 тактовой частоты на счетчики 4 и 20. Время, в течение которого триггер 14 находится в поло 248 жении 1, определяется следующим образом: . . о За это время в счетчике 20 формируется код N N о Т Tj Отсчет времени At в данном случае ведется с момента времени, соответствующего началу временного интервала Т,(т ) и установке триггера 14 в положение 1, поэтому общее время вычислений оказывается равным . Б известном устройстве операция умножения времяимпульсных сигналов выполняется в два такта: в первом такте счетчики подсчитывают импульсы генератора тактовой частоты в течение временных интервалов Т и Т, формируя коды NT и NT, во втрром такте (который начинаете с окончанием большего временного интервала Т. и установкой триггера в положение 1) вычитается содержимое Nj счетчика импульсами с частотой f /N-j-,поступающими с выхода управляемого делителя частоты. Таким образом, время вычис- . лений определяется следующим образом: t , где ut - временной интервал от момерта времени, соответствующего заднему фронту времяимпульсного сигнала Т-, до момента времени, соответствующего срабатыванию дещифратора нуля. Таккак at At, то tj. t... „о в За счет уменьшения времени вычислений повышается быстродействие устройства, причем достигаемый эффект тем значительнее, чем больше временной интервал Т.