Устройство для деления временного интервала на заданное число интервалов Советский патент 1984 года по МПК G06F7/68 

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления вычислительными процессами.

Известно устройство для деления временного интервала, представленного число-импульсным кодом, на заданное число временных интервалов путем деления этого кода на соответствующий коэффициент деления. Данное устройство может быть использовано для деления временного интервала, если число импульсов априорно известно. В этом случае выбором соответствующего коэффициента деления можно получить на выходе заданное число равномерно распределенных импульсов fl.

Недостатком устройства является невозможность деления при априорно неизвестном число-импульсном коде.

Наиболее близким по технической сущности к изобретению является устройство для деления временного интервала на заданное число интервалов, содержащее источник эталонной частоты, управляемый делитель частоты с дробным коэффициентом деления, первый двоичный умножитель, первый и второй ключи, первые входы которых соединены с выходами источника эталонной частоты, а вторые входы соединены с входом Стоп устройства, первый и второй входы управляемого делителя частоты с дробным коэффициентом деления подключены к выходам первого и второго ключей, а выход управляемого делителя с дробным коэффициентом деления подключен к импульсному входу умножителя, цифровой вход которого подключен к входу коэффициента деления временного интервала устройства, причем управляемый делитель частоты с дробным коэффициентом деления содержит счетчик-регистр, элемент запрета, управляемый делитель частоты и второй двоичный умножитель, импульсный вход которого соединен с выходом управляемого делителя частоты и выходом управляемого делителя частоты с дробным коэффициентом деления, а выход второго двоичного умножитедя соединен с управляющим входом элемента запрета, вход которого является первым входом управляемого делителя частоты с дробным коэффициентом деления, а выход элемента запрета соединен с входом управляемого делителя частоты, цифровой вхол которого соединен с выходами старших разрядов счетчика-регистра, младшие разряды которого подключены к цифровому входу второго двоичного умножителя, а вход счетчика-регистра соединен с вторым входом управляемого делителя частоты с дробным коэффициентом деления. Устройство позволяет делить на заданное число априорно неизвестный временной интервал 12).

Недостатком устройства является аппаратурная сложность.

Цель изобретения - упрощение структурной схемы устройства и сокращение аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее узел управления, первый управляемый делитель частоты и первый счетчик, входы разрядов которого соединены с входом кода коэффициента де(ления устройства и с управляющим входом первого управляемого делителя-частоты, импульсный вход которого соединен с первым выходом узла управления, входыкоторого с первого по третий соединены соответственно с входами Старт, Стоп и Такт устройства, введены второй управляемый делитель частоты и второй счетчик, счетный вход которого подключен к выходу первого управляемого делителя частоты, а выходы разрядов второго счетчика подключены к управляющим входам второго управляемого делителя частоты, импульсный вход которого соединен с вторым выходом узла управления, импульсный выход второго управляемого делителя частоты подключен к счетному входу первого счетчика и информационному выходу устройства, а выход переполнения первого счетчика соединен с четвертым входом узла управления, причем узел управления содержит первый, второй и третий элементы И, первый и второй триггеры, третий вход узла управления соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами первого триггера, входы установки и сброса которого соединены соответственно с первым и вторым входами узла управления, выход первого элемента И соединен с первым выходом узла управления, входы установки и сброса второго триггера соединены соответственно с вторым и четвертым входами узла управления а прямой выход второго триггера соединен с первым входом третьего элемента И, второй вход которого содинен с выходом второго элемента И, выход третьего элемента И является вторым выходом узла управления.

На фиг.1 представлена структурна схема устройства; на фиг.2 - структурная схема узла управления, вариант; на фиг.З - временные диаграмтиы поясняющие частный случай деления итервала длины К 15 (тактов) на заданное число п., 5 интервалов.

Устройство содержит узел управления 1, упоавляемые делители 2 и 3 частоты, счетчики 4 и 5.

Узел управления 1, входы которого с первого по третий подключены к входам Старт, Стоп и Такт устройства, соединен первым и вторым выходами с импульсньлми входами соответственно управляемых делителей частоты 2 и 3, выходы которых подключены к входам соответственно счетчиков 4 и 5, при этом выход делителя 3 является выходом устройства. Входы приема кода коэффициента деления делителя 3 подключены к выходам разрядов счетчика 4, а входы приема кода коэффициента деления делителя 2 объединены с входами раэрядов счетчика 5 и являются кодовыми входами устройства, при-этом счетчик 5 выходом подключен к четвертому входу узла управления 1.

Узел управления 1 (см. Фиг.2) содержит первый триггер 6, подключенный прямым и инв.ерсным выходами соответственно к первым входаг элементов И 7, 8, вторые входы которых объединены и подключены к третьему входу управляющего элемента 1, входы установки и сброса триггера 6 соединены соответственно с-входами узла управления 1, второй триггер 9 подключен выходом к первому входу элемента И 10, второй вход которого подключен к выходу элемента И 8,

входы установки и сброса триггера 9 подкл очены соответственно к входам узла управления 1.

На фиг.З приняты следующие обозначения; И - импульсы на входе Такт устройства, 12, 13 - импульсы Старт и Стоп, 14 - импульсы на первом выходе узла управления 1, 15 - импульсы на выходе делителя 2,

16- импульсы йа втором выходе 1,

17- импульсы на выходе делителя 3 и выходе устройства, 18 - импульс на выходе счетчика 5.

Устройство работает следующим образом.

Код числа п„, на которое необходимо разделить задаваемый временной интервал, записывается в счетчик 5 и подается в качестве коэффициента деления в делитель 2. Число-импульсный код N, соответствующий временному интервалу между импульсами Старт и Стоп (фиг.З позиции 12, 131, поступает на управляемый делитель 2 (фиг.З , позиция 14), который делит частоту импульсов Нд на код Пу, и частное от деления К

в виде числа импульсов (фиг.З

позиция 15) записывается в счетчик 4, с которого в виде кода коэффициента деления выдается на делитель 3, на импульсный вход которого непосредственно за импульсом Стоп выдают- ся тактовые импульсы с (фиг.З позиция 16) . Делитель 3 делит частоту поступающих импульсов на код числа К и выдает поделенные импульсы на выход устройства и на вход вычитания счетчика 5, списывая код хранящегося в нем числа (фиг.З позиция 17). В момент установления в счетчике 5 нулевого кода последний выдает на 1 сигнал, по которому прекращается выдача импульсов на делитель 3. На делитель поступит ровно N X импульсов, а на выход устройства будет выдано п импульсов, равномерно распределен5 ных на заданном интервале (фиг.З позиция). В результате;повторения деле К;

ния имеет

5- :

- п , т.е. временнойинтервал будет

разделен на заданноечисло п, интервалов .

Преиь1уществами предлагаемого устройства в сравнении с устройствомпрототипом является его простота.

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ВРЕМЕННОГО ИНТЕРВАЛА НА ЗАДАННОЕ ЧИСЛО ИНТЕРВАЛОВ, содержащее узел управления, первый управляемый делитель частоты и первый счетчик, входы разрядов которого соединены с входом кода коэффициента деления устройства и с управляюиим входом первого управляемого делителя частоты, импульсный вход которого соединен с первым выходом узла управления, входы которого с первого по третий соединены соответственно с входами Старт, Стоп и Такт устройства, отличающееся тем, что, с целью упрсядения устройства, в него введены второй управляемый делитель частоты и второй счетчик, счетный вход которого подключен к выходу первого управляемого делителя частоты, а выходы разрядов второго счетI чика подключены к управляющим входам второго управляемого делителя частоты, импульсный вход которого соединен с вторым выходом узла управления, импульсный выход второго управляемого делителя частоты под- ключен к счетному входу первого счетчика и информационному выходу устройства, а выход переполнения первого счетчика соединен с четвертым входом узла управления, причем узел управления содержит первый, второй и третий элементы И, первый и второй триггеры, третий вход узла управления соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с прямым и инверсным выходами первого триггера, входы установки и сброса которого соединены соответственно с первым и вторым входами узла управления,, выход первого элемента И соединен с первым выходом узла управления, входы установки и сброса второго триггера соединены соответственно с вторым и четвертым входами узла управления, а прямой выход второго N9 триггера соединён с первым входом 4i третьего элемента И, второй вход которого соединен с выходом второго д элемента И, выход третьего элемен;о та И является вторым выходом узла управления.

J старт 2 стщ jfm

fftui.f //I I I II HIM I I I N

Фиг il I II I I I III I I I HI