Стартстопное приемное устройство Советский патент 1984 года по МПК H04L25/40 

Изобретение относится к телеграфной связи и может быть использовано в аппаратуре передачи данных с обратной связью.

Известно устройство-для фазирования стартстопного телеграфного приемника, в котором формируются зоны, соответствующие средней части посылок, наличие фронтов посылок в которых х видетельствует об асинфазном состояНИИ распределителя Jl .

Недостатком этого устройства является низкая помехоустойчивость приема.

Наиболее близким техническим решением к данному изобретению является стартстопное приемное устройство, содержащее первый триггер, стартстопный триггер, первый и второй элементы И, первый элемент ИЛИ, приемный блок, выхрд которого соединен с входами первого и второго дифференцирующих элементов, выходы которых подключены к первым входам соответственно третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно второго и третьего триггеров, первые и вторые входы которых подключены к соответствующим Выходам распределителя тактов, вход которого подключен к выходу первого ключа, первый вход которого соединен с выходом задающего генератора и с первым входом второго ключа, выход которого подключен к первому входу первого счетчика, выход которого соединен со входом первого дешифратора, причем выход третьего элемента И соединен с первым входом второго элемента ИЛИ, а выход четвертого элемента И подключен к. первому входу четвертого триггера t-il

Однако это устройство обладает недостаточной достоверностью..

Цепь изобретения -повышение достоверности.

Для достижения указанной цели в стартстопное приемное устройство, содержащее первый триггер, стартстопный триггер, первый и второй элементы И, первый элемент ИЛИ, приемный блок, выход которого соединен со входами первого и второго дифференцирующих элементов, выходы которых подключены к первым входам соответственно третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно второго и третьего триггеров, первые и вторые входы которых подключены к соответствующим выходам распределителя тактов, вход которого додключен к выходу первого ключа, первый вход которого соединен с выходом задающего генератора и с первым входом второго кJJЮчa, выход которого подключен к первому входу первого счетчика, выход которого соединен со входом первого дешифратора, причем выход третьего элемента И соединен с первым входом второго элемента ИЛИ, а выход четвертого элемента И подключен к первому входу четвертого триггера, введены пятый элемент И, третий элемент ИЛИ, второй счетчик и второй дешифратор, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с первым входом первого триггера, второй вход которого подключен к информационному выходу распределителя тактов и к первому входу стартстопного триггера, второй вход которого соединен с выходом первого элемента И, первый вход которого подключен к инверсному выходу четвертого триггера, второй вход которого соединен со вторым входом первого счетчика и с выходом второго элемента ИЛИ, второй вход которого соединен с выходом первого дешифратора, причем второй вход .первого элемента И подключен к выходу второго дифференцирующего элемента и к первому входу первого элемента ИЛИ, второй вход которого подключен к первому входу третьего элемента И, второй вход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу первого элемента ИЛИ и к первому входу пятого элемента И, второй вход которого соединен с выходом третьего триггера, первьй вход которого соединен с первым входом второго счетчика, вторёй вход которого соединен с выходомвторого элемента И, выход стартстопного тригера подключен ко второму входу первого ключа, прямой выходит четвертого тригер а подключен ко второму входу,

ворого кпюча, выход пятого элемента И подключен ко второму входу третьего элемен та ИЛИ, а выход втогорЬ счетчика соедине с входом второго дешифратор .

На чертеже изображена структурна электрическая схема предложенного устройства. 31 Стартстопное приемное устройство содержит распределитель 1 тактов, первый дифференцирующий элемент 2, стартстопный триггер 3, первый триггер 4, первый элемент И 5, второй дифференцирующий элемент 6, второй элемент И 7, первый ключ 8, задаюп й генератор 9, приемный блок 10, второй триггер 11, второй ключ 12, первый счетчик 13, первый дешифратор 14 первый и второй элементы ИЖ 15 и 1.6 третий триггер 17, третий, четвертый и пятый элементы И 18, 19 и 20, второй счетчик 21, второй дешифратор 22 третий элемент ИЛИ 23, четвертый триггер 24. Устройство работает следующим образом. Сигнал из канала связи поступает в приемный блок 10, где происходит его согласование по уровню с устройством. Стартовый переход, пройдя при емный блок 10, дифференцирующий элемент 6 поступает на вход элемента И 5 и при наличии разрешающего потен циала с выхода триггера 24 устанавливает стартстопный триггер 3 в единичное состояние. При этом разрешает ся прохождение тактовых импульсов с задающего генератора 9 через ключ 8 на распределитель 1 тактов. Распреде литель 1 тактов в течение стартстопного цикла вьфабатывает такты, по которым производится регистрация посылок. Под воздействием одной последовательности импульсов триггер 17 вырабатывает запрещенные зоны, внутри которых не должно происходить смены полярности сигнала при синфазной работе распределителя 1 тактов, а под воздействием другой последовательности импульсов триггер 11 выраба1тывает разрешенные зоны, которые формируются вокруг точек, в которых может произойти смена полярности сигнала при синфазном состоянии распределителя 1 тактов. Распределитель 1 тактов представляет собой регистр сдвига, с определенных выходов которого снимают серию регистрирующих импульсов, С помощью триггеров 11 и 17 формируются разрешенные и запрещенные зоны. При синфазной работе распределителя 1 тактов и при отсутствии переходов в запрещенных зонах подстройка фазы не производится и принимаемая кодовая комбинация не стирается 64 Если такая смена полярности сигнала из единицы в ноль происходит во время запрещенных зон, то импульс с выхода дифференцирующего элемента 6, пройдя элемент И 19, поступает на вход триггера 24 и устанавливает его в единичное состояние, запрещая поступление переходов типа стартового на вход стартстопного триггера. 3 и разрешая прохождение тактовых импульсов через ключ 12 на первый вход счетчика 13. Счетчик 13 подсчитывает количество тактов, период следования которых равен длительности одной посылки. Емкость счетчика 13 при цикле работы распределителя 1 тактов, равном ,5Сд (где С, длительность единичного элемента), равна 7. Если под воздействием помехи фронт типа стартового искажается и попадает в запрещенную зону (при синфазной работе распределителя), то следом за ним идут фронты, совпадающие во времени с разрешенными зонами. Первый из них выделяется дифференцирующим элементом 2 и, пройдя элемент И 18, элемент ИШ 16 устанавливает триггер 24 в исходное состояние (нулевое состояние), таким образом подготавливает схему к анализу стартового перехода в запрещенной зоне. Если до конца стартстопного цикла переходы типа стартового не появляются в запрещенных зонах, то подстройка фазы распределителя не производится . Переходы любого вида, появляющиеся в результате смены полярности сигнала в пределах запрещенных зон, выделяются дифференцируюш ми элементами 6 или 2, пройдя элементы ИЛИ 15, 23 и элемент И 20, устанавливают триггер 4, который формирует сигнал стирания, в единичное состояние. Появление переходов в запрещенных зонах свидетельствует о наличии искажений единичных элементов в кодовой комбинации, которые с большой вероятностью могут быть зарегистрированы неверно. При этом кодовая комбинация потребителю не поступает и стирается. Появление больше одного перехода любого вида в пределах разрешенной зоны говорит о наличии искажения типа дробления, которое может привести к неправильной регистрации элемен$1

тов кодовой комОннации. При этом вьвделенные фронты сигнала, появляющиеся на выходе элемента ИЛИ 15, пройдя элемент И 7, поступают на второй вход счетчика 21, емкость которого равна 2. При наличии двух и более фронтов в пределах одной разрешенной зоны на выходе дешифратора 22 появляется сигнал, который, пройдя элемент ИЛИ 23, также устанавливает триггер 4 в единичное состояние, чем формирует сигнал стирания. В конце каждой разрешенной зоны происходит сброс счетчика 21, подготавливая к анализу переходов в очередной разрешенной зоне. По окончании стартстопного цикла распределитель 1 тактов устанавливает триггер 24 в исходное состояние. Если фронт, попавший в запрещенную зону, вызван асинфазной работой распределителя 1 тактов, то В дальнейшем остальные фронты данного стартстопного цикла приемника также попадают в запрещенные зоны. При этом до конца стартстопного цикла сброс триггера 24 и счетчика 13 не производятся. Счетчик 13 продолжает подсчет тактов, поступающих с задающего генератора 9, емкость счетчи3896

ка 13 равна количеству посылок в стартстопной комбинации. В конце данного стартстопного цикла по информационному выходу распределителя 1 тактов производит сброс стартстопного триггера 3 в исходное состояние, при этом тактовые имПульсы с задающего генератора 9-не поступают на распределитель 1 тактов, прекращая его работу. Счетчик 13 продолжает считать такты и заканчивает счет в момент, непосредственно предшествующий мсменту прихода первого фронта, который попал в запрещенную зону в предыдущем стартстопном цикле. Этот фронт и является истинным стартовым переходом. Поэтому по окончании счета счетчика 13 на выходе дешифратора Н появляется сигнал, который, пройдя элемент ИЛИ 16, сбрасывает триггер 24, чем разрешается запуск стартстопного триггера 3 истинным стартовым переходом.

Таким образом, дополнительный анализ переходов в пределах .Запрещенных и разрешенных зон позволяет достоверность при ускоренном вхождении в фазу стартстопного приемнол- о устройства.

СТАРТСТОПНОЕ ПРИЕМНОЕ УСТРОЙСТВО, содержащее первый триггер, стартстопиый триггер, первый и второй элементы И, первый элемент ИЛИ, приемный блок, выход которого соединен с входами первого и второго дифференцирующих элементов, выходы которых по7:,ключены к первым входам соответственно третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно второго и третьего триггеров, первые и вторые входы которых подключены к соответствующим выходам распределителя тактов, вход которого подключен к выходу первого ключа, первьш вход которого соединен с выходом задающего генератора и с первым входом второго ключа, выход которого подключен к первому входу первого счетчика, выход которого соединен с входом первого дешифратора, причем выход третьего элемента И соединен с первым входом второго элемента ИЛИ,, а выход четвертого элемента И подключен к первому входу четвертого триггера, отличающееся тем, что, с целью повьпиения достоверности, введены пятый элемент И, третий элемент ИЛИ, второй счетчик и второй дешифратор , выход которого соединен с первым входом третьего элемента ИЛИ, -выход которого соединен с первым входом первого триггера, второй вход которого подключен к информационному выходу распределителя тактов и к первому входу стартстопного триггера, второй вход которого соединен с выходом первого элемента И, первый вход которого подключен к инверсному выходу четвертого триггера, второй вход KOTofJoro соединен с вторым входом первого счетчика и с выходом второго элемента ИЛИ, второй вход которого соединен с выходом первого дешифратора, причем второй вход первого элемента И подключен к вьйсоду второго дифференцирующего элемента и к первому входу первого элемента ИЛИ, рторой вход которого подключен к первому входу третьего элемента И, второй вход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу пер&0 СХ вого элемента ИЛИ и к первому входу пятого элемента И, второй вход кото:о рого соединен с выходом третьего триг9д гера, первьй вход которого соединен с первым входом второго счетчика, второй вход которого соединен с выходом второго элемента И, выход стартстопного триггера подключен к второму входу первого ключа, пря-мой выход четвертого триггера подключен к второму входу второго ключа, выход пятого элемента И подключен ко второму входу третьего элемента ИЛИ, а выход второго счетчика соединен с входом второго дешифратора.